This application relates to the wet chemical method for the fabrication of channel mobility enhancement semiconductor devices. A channel mobility enhancement semiconductor device and an implementation scheme for its manufacturing method are disclosed. In one embodiment, the semiconductor device includes such a substrate, which includes a gate stack on the base of the channel region and the upper channel region. The gate stack contains alkaline earth metal. In one embodiment, the alkaline earth metal is barium (Ba). In another embodiment, alkaline earth metal is strontium (Sr). Alkaline earth metals lead to significant improvements in channel mobility of semiconductor devices.
【技术实现步骤摘要】
用于制造沟道迁移率增强的半导体器件的湿法化学法本申请是申请日为2012年6月26日,申请号为201280041907.1,专利技术名称为“用于制造沟道迁移率增强的半导体器件的湿法化学法”的专利技术专利申请的分案申请。政府支持本专利技术根据美国军队授予的合同号W911NF-10-2-0038用政府基金进行。美国政府在本专利技术中享有权利。相关申请本申请要求2011年6月27日提交的美国临时专利申请号61/501,460的权益,其公开内容通过引用以其整体结合到本文中。本申请与______提交的题名为SEMICONDUCTORDEVICEWITHINCREASEDCHANNELMOBILITYANDDRYCHEMISTRYPROCESSESFORFABRICATIONTHEREOF(沟道迁移率增强的半导体器件和用于其制造的干法化学方法)的美国专利申请顺序号_______有关,其是共同所有和转让的,并通过引用以其整体结合到本文中。专利
本公开内容涉及半导体器件,更具体地说涉及沟道迁移率增强的半导体器件。专利技术背景标准碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)受导致严重传导耗损的低沟道迁移率或高沟道电阻的困扰。低沟道迁移率大部分由栅氧化过程所致,籍此在栅氧化物和处于下层的SiC之间形成有缺陷的界面。出现在栅氧化物/SiC界面的缺陷俘获电荷并散射载流子,这就导致了沟道迁移率下降。因此,存在对改进SiCMOSFET和类似半导体器件的沟道迁移率或沟道电阻的栅氧化方法的需要。专利技术概述公开了沟道迁移率增强的半导体器件及其制造方法的实施方案。在一个实 ...
【技术保护点】
一种半导体器件,包含:包含沟道区的碳化硅基底;和在沟道区上的碳化硅基底上的栅堆栈,所述栅堆栈包含:第一碱土金属层,所述第一碱土金属层包含硅酸钡和氧化钡中的至少一种;所述第一碱土金属层上的介电层;和所述介电层上的接触层。
【技术特征摘要】
2011.06.27 US 61/501460;2011.09.09 US 13/2292661.一种半导体器件,包含:包含沟道区的碳化硅基底;和在沟道区上的碳化硅基底上的栅堆栈,所述栅堆栈包含:第一碱土金属层,所述第一碱土金属层包含硅酸钡和氧化钡中的至少一种;所述第一碱土金属层上的介电层;和所述介电层上的接触层。2.权利要求1的半导体器件,其中所述栅堆栈还包含介电层上的第二碱土金属层。3.权利要求2的半导体器件,其中所述栅堆栈还包含第二碱土金属层上的与介电层相对的栅金属层。4.权利要求1的半导体器件,其中所述半导体器件的沟道迁移率是不含所述碱土金属的相同的半导体器件的沟道迁移率的至少2.5倍。5.权利要求1的半导体器件,其中对于大于3伏特的控制电压,所述半导体器件的沟道迁移率为至少50cm2V-1s-1。6.权利要求1的半导体器件,其中对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压,所述半导体器件的沟道迁移率为至少50cm2V-1s-1。7.权利要求1的半导体器件,其中对于大于2.5伏特的控制电压,所述半导体器件的沟道迁移率为至少40cm2V-1s-1。8.权利要求1的半导体器件,其中对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压,所述半导体器件的沟道迁移率为至少40cm2V-1s-1。9.权利要求1的半导体器件,其中对于大于4伏特的控制电压,所述半导体器件的沟道迁移率为至少60cm2V-1s-1。10.权利要求1的半导体器件,其中对于4伏特-15伏特范围并包括4伏特和15伏特的控制电压,所述半导体器件的沟道迁移率为至少60cm2V-1s-1。11.权利要求1的半导体器件,其中对于大于2.5伏特的控制电压,所述半导体器件的沟道迁移率为40-75cm2V-1s-1的范围并包括40和75cm2V-1s-1。12.权利要求1的半导体器件,其中对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压,所述半导体器件的沟道迁移率为50-75cm2V-1s-1的范围并包括50和75cm2V-1s-1。13.权利要求1的半导体器件,其中所述第一碱土金属层为含有所述碱土金属的氧化物。14.权利要求1的半导体器件,其中所述介电层包含氧化物层,所述氧化物层由以下之一形成:二氧化硅(SiO2)、氧化铝(Al2O3)和氧化铪(HfO)。15.权利要求1的半导体器件,其中所述第一碱土金属层直接在沟道区上碳化硅基底的表面上。16.权利要求1的半导体器件,其中所述碳化硅基底为以下之一:4H碳化硅(SiC)基底、6HSiC基底、3CSiC基底和15RSiC基底。17.权利要求1的半导体器件,其中所述半导体器件为横向金属-氧化物-半导体场效应晶体管(MOSFET),还包括:在碳化硅基底中形成的源区;和在碳化硅基底中形成的漏区;其中栅堆栈形成在碳化硅基底上源区和漏区之间。18.权利要求17的半导体器件,其中所述碳化硅基底为以下之一:4H碳化硅(SiC)基底、6HSiC基底、3CSiC基底和15RSiC基底。19.权利要求1的半导体器件,其中所述半导体器件为垂直金属-氧化物-半导体场效应晶体管(MOSFET),还包括:在碳化硅基底中形成的第一导电型的阱,所述碳化硅基底具有第二导电型;在阱中形成的第二导电型的源区,其中所述栅堆栈在碳化硅基底上,并在阱和源区的至少一部分上延伸;和在碳化硅基底表面上与栅堆栈相对的漏极接点。20.权利要求19的半导体器件,其中所述碳化硅基底为以下之一:4H碳化硅(SiC)基底、6HSiC基底、3CSiC基底和15RSiC基底。21.权利要求1的半导体器件,其中所述半导体器件为绝缘栅双极晶体管(IGBT),还包括:在碳化硅基底中形成的发射极区域,其中所述栅堆栈在碳化硅基底上,并在发射极区域的至少一部分上延伸;和在碳化硅基底表面上与栅堆栈相对的集电极接点。22.权利要求21的半导体器件,其中所述碳化硅基底为以下之一:4H碳化硅(SiC)基底、6HSiC基底、3CSiC基底和15RSiC基底。23.权利要求1的半导体器件,其中所述半导体器件为沟槽式场效应晶体管,和:所述碳化硅基底包含:第一导电型的第一层;第一导电型第一层第一表面上的第一导电型的漂移层;在第一层对面的漂移层表面上的第二导电型的阱;阱中或阱上的第一导电型的源区;在阱对面的源区表面上的源极接点;在漂移层对面的第一层的第二表面上的漏极接点;和自源区表面通过阱延伸至漂移层表面的沟槽,其中所述栅堆栈在沟槽中形成。24.权利要求23的半导体器件,其中所述碳化硅基底为以下之一:4H碳化硅(SiC)基底、6HSiC基底、3CSiC基底和15RSiC基底。25.权利要求1的半导体器件,其中所述介电层的厚度为30...
【专利技术属性】
技术研发人员:S达,L程,SH刘,AK阿加瓦尔,JW帕尔穆尔,E马基,J古尔加努斯,DJ利希滕瓦尔纳,
申请(专利权)人:科锐,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。