一种基于氧化铪的铁电栅结构及其制备工艺制造技术

本发明专利技术公开了一种基于氧化铪的铁电栅结构，包括衬底，所述衬底的表面上依次层叠有缓冲层、底电极层、铁电层和顶电极层，所述铁电层的材料包含氧化铪。本发明专利技术还公开了一种基于氧化铪的铁电栅结构的制备工艺。本发明专利技术所述基于氧化铪的铁电存储器铁电栅结构既具有优异的电学性能，又能使整个铁电存储器存储介质的纵向尺寸减小10～20倍以上，并且能与硅工艺良好地兼容。

【技术实现步骤摘要】
一种基于氧化铪的铁电栅结构及其制备工艺
本专利技术涉及一种存储器，具体涉及一种基于氧化铪的铁电栅结构及其制备工艺。
技术介绍
铁电存储器(FRAM)因具有高速、非挥发性、低操作电压、抗辐射性能强、能与标准硅集成电路工艺相兼容等特点而受到广泛的研究。其中栅电极/铁电层/缓冲层/衬底(MFIS)结构铁电场效应晶体管因非破坏性读出，结构简单，存储密度高，因此成为目前FRAM领域的研究热点。然而在MFIS结构中，对I层的介电常数和厚度要求较高，且当缓冲层介电常数较小时，该结构会使大部分电压都落在缓冲层，从而导致铁电层分不到足够大的电压，所以在低的电压下，MFIS结构的铁电电滞回线一般是极度不饱和，存储窗口较小。相比之下栅电极/铁电层/底电极层/缓冲层/衬底(MFMIS)结构能够改善界面，应力匹配等问题，从而使分压关系得到改善。目前，晶体管型铁电存储器大都使用传统铁电薄膜作栅氧层，如钽酸锶铋(SBT)、锆钛酸铅(PZT)、钛酸锶铋(BST)等。然而要使铁电存储器件逐渐趋于高密度，微型化的发展，传统的铁电薄膜是限制其发展的一大障碍。近几年，氧化铪铁电薄膜因具有相比传统铁电薄膜在厚度与矫顽场方面的优势，成为铁电存储器的研究热点。目前，现有的铁电存储器还存在以下不足：第一，由于铁电薄膜与硅衬底间的相互反应，相互扩散，使得铁电薄膜和硅衬底很难形成好的界面态，通常的解决办法是在铁电薄膜和硅衬底间引入一层缓冲层来改善界面性能，但是目前研究的缓冲层在介电常数和厚度上与铁电层存在巨大差异，在信号擦写过程中分压较大，导致铁电层在较低工作电压无法完全翻转，存储窗口较小，这就意味着要使铁电层完全翻转需要施加更大的电压，增加了操作电压。第二，目前应用于存储器中的大部分传统铁电材料如SBT、PZT、BTO等在半导体工艺还存在很多问题，比如与硅工艺的不兼容，PZT薄膜带来的铅污染，小能带以及需要相对很大的物理厚度(一般是几百个纳米)才能得到较大的剩余极化值，阻碍了存储器件微型化发展。第三，MFIS结构铁电场效应晶体管因结构简单，存储密度高是目前研究的热点，然而在MFIS结构中，当铁电薄膜剩余极化较大时，该结构容易造成缓冲层击穿，进而引发界面效应，使得存储性能变差。
技术实现思路
本专利技术的目的在于克服现有技术存在的不足之处而提供一种基于氧化铪的铁电栅结构及其制备工艺。为实现上述目的，本专利技术采取的技术方案为：一种基于氧化铪的铁电栅结构，包括衬底，所述衬底的表面上依次层叠有缓冲层、底电极层、铁电层和顶电极层，所述铁电层的材料包含氧化铪。传统铁电薄膜需制备足够厚的厚度(几百纳米)才能达到较大的剩余极化值，因此阻碍了铁电存储器件逐渐趋于高密度、微型化的发展。本专利技术所述基于氧化铪的铁电存储器使用新型的氧化铪铁电薄膜做栅氧层，对运用传统铁电材料的MFIS结构铁电场效应晶体管进行更改，该铁电薄膜不仅在薄膜厚度上减少了5～15倍以上，薄膜厚度一般是20nm以下，同时其剩余极化也能达到10μC/cm2以上，且与硅工艺兼容性好。本专利技术所述基于氧化铪的铁电存储器能使器件达到高存储密度，向微型化发展奠定了基础。另外，本专利技术所述基于氧化铪的铁电栅结构在缓冲层和铁电铁电层之间设置底电极层，有利于诱导氧化铪基材料产生较大的剩余极化，有利于减小了铁电层的退极化场，有利于降低缓冲层上的面电荷密度，降低缓冲层击穿风险。优选地，所述铁电层的材料为掺杂锆、硅、铝、钇和钆中至少一种元素的氧化铪。通过对氧化铪掺杂锆、硅、铝、钇和钆元素，能够使铁电栅结构具有铁电性，通着这种掺杂得到的铁电薄膜只需在很小的厚度就能得到剩余极化值达到10μC/cm2以上的优异性能。更优选地，所述铁电层的材料为掺锆的氧化铪。尤其铁电层的材料优选为掺锆的氧化铪，掺锆氧化铪的结晶温度低(400-600℃)，有利于集成制备工艺，且在电场强度较高时，掺锆氧化铪的抗疲劳性能较好。优选地，所述掺锆的氧化铪中铪元素与锆元素的物质的量之比为：铪：锆＝0.4～0.6:0.4～0.6。对于掺锆的氧化铪，在该比例范围内的氧化铪锆具有较大剩余极化值，且漏电流比较小。优选地，所述铁电层的厚度为5～25nm。本专利技术所述铁电栅结构的铁电层的厚度在5～25nm时即可达到较大的极化值，既能保证较小的尺寸，也能具备较优的铁电性能。优选地，所述缓冲层的材料为氧化铪、掺杂锆、硅、铝、钇和钆中至少一种元素的氧化铪和氧化硅中至少一种，所述缓冲层的厚度为3～10nm。具体地，当缓冲层的材料为氧化铪时，所述缓冲层的厚度为2～10nm；当缓冲层的材料为氧化硅时，所述缓冲层的厚度为5～10nm。优选地，所述缓冲层的材料为氧化铪。氧化铪具有较高的介电常数和较宽的能带，能更好地阻挡硅衬底的电子隧穿，并减少整个结构的分压。优选地，所述缓冲层的厚度为2～5nm。当缓冲层的厚度为2～5nm时，既能较好地阻挡硅衬底的电子隧穿，又能使整个铁电存储器具有较薄的厚度。优选地，所述衬底的材料为P型硅和/或N型硅；所述底电极层的材料为Pt、TiN和TaN中的至少一种；顶电极层的材料为Pt、TiN、TaN、Al、W、TiSi和多晶硅中的至少一种；所述底电极层的厚度为15～60nm；所述顶电极层的厚度为20～90nm。底电极层的厚度为15～60nm时，可以在较小厚度的情况下，同时能有效地减少铁电层与缓冲层之间的界面效应。当顶电极层的厚度为20～90nm时，可以保证本专利技术所述铁电栅结构具有较小尺寸的同时具有较优的铁电性能。优选地，所述底电极层的材料为TiN。优选地，所述顶电极层的为两层结构，所述铁电层的表面上依次为TiN层和W层。本专利技术的另一目的在于提供了一种上述基于氧化铪的铁电栅结构的制备工艺，包括以下步骤：(1)、在衬底上形成缓冲层，并且对缓冲层进行退火处理；(2)、在缓冲层上镀上底电极层，然后在底电极层上形成铁电层；(3)、在铁电层上形成顶电极层，对顶电极层退火处理，得多层膜结构；(4)、对步骤(3)所得多层膜结构进行等离子刻蚀，得所述基于氧化铪的铁电栅结构。优选地，步骤(1)中，所述退火的温度为350～700℃，保持时间为2～10min；步骤(3)中，所述退火的温度为200～450℃，保持时间为20～60s。步骤(1)中，在退火的温度为350～700℃，保持时间为2～10min的退火条件下，可以减少缓冲层的缺陷，从而降低漏电流。步骤(3)中，在退火的温度为200～450℃，保持时间为20～60s的退火条件下，可以减少整个存储器结构的缺陷，从而降低漏电流。优选地，所述缓冲层采用原子层沉积、电子束蒸发、等离子溅射或热氧化的方式制备而成。优选地，所述缓冲层的材料为氧化铪，所述缓冲层采用原子层沉积、电子束蒸发或等离子溅射的方式制备而成；所述缓冲层的材料为氧化硅，所述缓冲层采用原子层沉积或热氧化的方式制备而成。优选地，所述底电极层采用离子溅射或化学气相沉积的方式制备而成。优选地，所述步骤(1)之前还包括步骤(1a)：衬底的预处理：用氢氟酸对衬底进行清洗。步骤(1a)的目的是去除衬底表面的氧化硅。本专利技术的有益效果在于：本专利技术提供了一种基于氧化铪的铁电栅结构及其制备工艺。本专利技术所述基于氧化铪的铁电栅结构既具有优异的电学性能，又能使整个存储介质的纵向尺寸减小10～20倍以上，并且能与硅工艺本文档来自技高网...

【技术保护点】
一种基于氧化铪的铁电栅结构，其特征在于，包括衬底，所述衬底的表面上依次层叠有缓冲层、底电极层、铁电层和顶电极层，所述铁电层的材料包含氧化铪。

【技术特征摘要】
1.一种基于氧化铪的铁电栅结构，其特征在于，包括衬底，所述衬底的表面上依次层叠有缓冲层、底电极层、铁电层和顶电极层，所述铁电层的材料包含氧化铪。2.如权利要求1所述基于氧化铪的铁电栅结构，其特征在于，所述铁电层的材料为掺杂锆、硅、铝、钇和钆中至少一种元素的氧化铪；优选地，所述铁电层的材料为掺锆的氧化铪。3.如权利要求2所述基于氧化铪的铁电栅结构，其特征在于，所述掺锆的氧化铪中铪元素与锆元素的物质的量之比为：铪：锆＝0.4～0.6:0.4～0.6。4.如权利要求1～3中任一项所述基于氧化铪的铁电栅结构，其特征在于，所述铁电层的厚度为5～25nm。5.如权利要求1所述基于氧化铪的铁电栅结构，其特征在于，所述缓冲层的材料为氧化铪、掺杂锆、硅、铝、钇和钆中至少一种元素的氧化铪和氧化硅中至少一种，所述缓冲层的厚度为2～10nm。6.如权利要求1所述基于氧化铪的铁电栅结构，其特征在于，所述缓冲层的材料为氧化铪。7.如权利要求6所述基于氧化铪的铁电栅结构，其特征在于，所述缓冲层...

【专利技术属性】
技术研发人员：彭强祥，刘巧灵，廖敏，周益春，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南,43