The present invention provides a transient voltage suppressor and its manufacturing method. The transient voltage suppressor includes a P type substrate and N epitaxial layer, the N epitaxial layer comprises a first part and the second part are arranged at intervals, the transient voltage suppressor are formed on the first part of the first P type doping area of the surface and the formation of P second doped region in the second part the surface of the P substrate and the first part of the first diode, the P substrate and the second parts of the second diodes, the first part and the first P type doping area and the first docking of the third diode diode, the second part is constituted with the second of the fourth diode diode docking with the second P type doping area, a cathode of the first diode and the second diode is connected to the anode of the third diode and the fourth The diode is connected to the negative pole.
【技术实现步骤摘要】
瞬态电压抑制器及其制作方法
本专利技术涉及半导体芯片制造
,特别地,涉及一种瞬态电压抑制器及其制作方法。
技术介绍
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件,使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件,它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点,因而在电压瞬变和浪涌防护上得到了广泛的应用。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压,通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能,电子器件越来越容易受到电压浪涌的影响,甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰,瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。基于不同的应用,瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。低电容瞬态电压抑制器适用于高频电路的保护器件,因为它可以减少寄生电容对电路的干扰,降低高频电路信号的衰减。为了改善瞬态电压抑制器的反向特性,提高器件可靠性。通常采用保护环结构和金属场板结构。但是这两种结构引入的附加电容大,而且器件面积大,降低了器件性提高了器件制造成本。
技术实现思路
针对现有方法的不足,提出了一种低电容静电防护瞬态电压抑制器,提高了器件性能,降低了器件制造成本。一种瞬态电压抑制器,其包括P型衬底与形成于所述P型衬底上的N型外延层,所述N型外延层包括间隔设置的第一部分与第二部分,所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域及形成于所述第二部分表面的第二P型掺杂区域,所述P型衬底与所述第一部分构成第一二极管,所述 ...
【技术保护点】
一种瞬态电压抑制器,其特征在于:所述瞬态电压抑制器包括P型衬底与形成于所述P型衬底上的N型外延层,所述N型外延层包括间隔设置的第一部分与第二部分,所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域及形成于所述第二部分表面的第二P型掺杂区域,所述P型衬底与所述第一部分构成第一二极管,所述P型衬底与所述第二部分构成第二二极管,所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管,所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管,所述第一二极管的负极与所述第二二极管的负极相连,所述第三二极管的负极与所述第四二极管的负极相连。
【技术特征摘要】
1.一种瞬态电压抑制器,其特征在于:所述瞬态电压抑制器包括P型衬底与形成于所述P型衬底上的N型外延层,所述N型外延层包括间隔设置的第一部分与第二部分,所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域及形成于所述第二部分表面的第二P型掺杂区域,所述P型衬底与所述第一部分构成第一二极管,所述P型衬底与所述第二部分构成第二二极管,所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管,所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管,所述第一二极管的负极与所述第二二极管的负极相连,所述第三二极管的负极与所述第四二极管的负极相连。2.如权利要求1所述的瞬态电压抑制器,其特征在于:所述瞬态电压抑制器还包括设置于所述N型外延层的第一部分、所述第一P型掺杂区域、所述N型外延层的第二部分及所述第二P型掺杂区域上的氧化层,所述氧化层还包括对应所述第一P型掺杂区域的第一通孔与对应所述第二P型掺杂区域的第二通孔。3.如权利要求2所述的瞬态电压抑制器,其特征在于:所述瞬态电压抑制器还包括贯穿所述N型外延层及所述氧化层的介质材料,所述介质材料位于所述第一部分与所述第二部分之间。4.如权利要求2所述的瞬态电压抑制器,其特征在于:所述介质材料还延伸至所述P型衬底中。5.如权利要求2所述的瞬态电压抑制器,其特征在于:所述瞬态电压抑制器还包括第一金属层与第二金属层,所述第一金属层设置于所述氧化层上并通过所述第一通孔电连接所述第一P型掺杂区域以及通过所述第二通孔电连接所述第二P型掺杂区域,所述第二金属层设置于所述P型衬底远离所述N型外延层的一侧。6.一种瞬态电压抑制器的制作方法,其包括如下步骤:提供P型衬底,在所述P型衬底制作N型外延层,在所述N...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。