瞬态电压抑制器及其制作方法技术

本发明专利技术涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多晶硅、形成于所述第一沟槽中的N型多晶硅上的第一输入电极、形成于所述第二沟槽中的N型多晶硅上的第二输入电极、及形成于所述第一沟槽与所述第二沟槽之间的P阱上的输出电极，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管。

Transient voltage suppressor and its manufacturing method

The invention relates to a transient voltage suppressor and its making method. The transient voltage suppressor includes a N type substrate, formed on the N substrate, N type epitaxial layer formed on the surface of the N epitaxial layer formed on the P trap and P trap set between the first grooves and the second grooves, formed in the first groove and the second groove in the N doped region and the N type polysilicon, is formed in the first groove of the N type polysilicon on the first input electrode, formed on the second channel of the N type polysilicon on second input electrodes, and formed in the first groove and the second groove between the output of the P well electrode type N doped region of the P well and in the first groove and the N type polysilicon first Zener diode, N doped region of the P well and the second groove and the N type polysilicon second Zener diode.

【技术实现步骤摘要】
瞬态电压抑制器及其制作方法
本专利技术涉及半导体芯片制造
，特别地，涉及一种瞬态电压抑制器及其制作方法。
技术介绍
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。然而，如何提高器件性能及降低器件的制造成本是业界的重要课题。
技术实现思路
本专利技术提出了一种瞬态电压抑制器及其制造方法，提高了器件性能，降低了器件制造成本。一种瞬态电压抑制器，其包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多本文档来自技高网...

【技术保护点】
一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多晶硅、形成于所述第一沟槽中的N型多晶硅上的第一输入电极、形成于所述第二沟槽中的N型多晶硅上的第二输入电极、及形成于所述第一沟槽与所述第二沟槽之间的P阱上的输出电极，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管。

【技术特征摘要】
1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多晶硅、形成于所述第一沟槽中的N型多晶硅上的第一输入电极、形成于所述第二沟槽中的N型多晶硅上的第二输入电极、及形成于所述第一沟槽与所述第二沟槽之间的P阱上的输出电极，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管。2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述N型掺杂区域均匀形成于所述第一沟槽与所述第二沟槽表面，所述第一沟槽中的所述N型掺杂区域夹于所述第一沟槽与其内的所述N型多晶硅之间，所述第二沟槽中的所述N型掺杂区域夹于所述第二沟槽与其内的所述N型多晶硅之间。3.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第一沟槽与所述第二沟槽的尺寸相同。4.如权利要求1所述的瞬态电压抑制器，其特征在于：所述P阱远离所述N型衬底的顶面、所述N型掺杂区域远离所述N型衬底的顶面、及所述N型多晶硅远离所述N型衬底的顶面平齐。5.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第一输入电极、所述第二输入电极及所述输出电极的厚度均相等。6.一种瞬态电压抑制器的制作方法，其包括如下步骤：提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层表面制备氧化层，对所述氧化层进行第一次光刻，干法刻蚀形成两个注入窗口；在所述两个注入窗口对应的所述N型外延层进行至少三次不同能量的P型离子注入...

【专利技术属性】
技术研发人员：王凯，
申请(专利权)人：王凯，
类型：发明
国别省市：江西,36