半导体器件的制造方法、高K介电结构及其制造方法技术

本发明专利技术描述了半导体器件及其制造方法。在衬底上形成第一氧化铪(HfO2)层。在第一氧化铪层上方形成钛(Ti)层。在钛层上方形成第二氧化铪层。热退火复合器件结构以产生具有插入在第一氧化铪层和第二氧化铪层之间的氧化铪钛(HfxTi1‑xO2)层的高k介电结构。本发明专利技术的实施例还涉及高K介电结构及其制造方法。

Manufacturing method of semiconductor device, high K dielectric structure and manufacturing method thereof

The present invention describes a semiconductor device and a method of manufacturing the semiconductor device. The first HfO2 (HfO2) layer is formed on the substrate. Titanium (Ti) layer is formed over the first HfO2 layer. Second hafnium oxide layer is formed over the titanium layer. Composite thermal annealing device structure to produce titanium hafnium oxide inserted in between the first and second layer of hafnium oxide hafnium oxide layer (HfxTi1 xO2) high k dielectric layer structure. The embodiment of the invention also relates to the high K dielectric structure and the manufacturing method thereof.

【技术实现步骤摘要】
半导体器件的制造方法、高K介电结构及其制造方法
本专利技术的实施例涉及半导体器件的制造方法、高K介电结构及其制造方法。
技术介绍
随着集成电路的缩放，器件应用已经采用了越来越快的操作速度。这对金属氧化物半导体(MOS)器件提出了更快的开关要求。具有薄的二氧化硅栅极介电层的MOS场效应晶体管(MOSFET)可能表现出不可接受的栅极泄漏电流。期望用于栅极电介质的高介电常数(k值)可用于减小MOS器件的栅极泄漏电流并且增加MOS器件的开关速度。当在衬底和高k介电层之间使用过渡氧化物时，当经受施加场时，所得的膜可能表现出不可靠的电压阈值(Vt)。由于具有约3.9的k值的传统的氧化硅不能满足这种要求，因此越来越多地使用高k介电材料。
技术实现思路
本专利技术的实施例提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一氧化铪层；在所述第一氧化铪层上方形成钛层；以及在所述钛层上方形成第二氧化铪层。本专利技术的另一实施例提供了一种制造高k介电结构的方法，所述方法包括形成设置在第一氧化铪层和第二氧化铪层之间的氧化铪钛层。本专利技术的又一实施例提供了一种高k介电结构，包括：衬底；第一氧化铪层，位本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一氧化铪层；在所述第一氧化铪层上方形成钛层；以及在所述钛层上方形成第二氧化铪层。

【技术特征摘要】
2016.04.27 US 62/328,461;2016.09.01 US 15/254,7711.一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一氧化铪层；在所述第一氧化铪层上方形成钛层；以及在所述钛层上方形成第二氧化铪层。2.根据权利要求1所述的方法，还包括形成插入在所述衬底和所述第一氧化铪层之间的界面层。3.根据权利要求2所述的方法，其中，形成所述界面层包括在沉积界面材料之前预清洁所述衬底。4.根据权利要求3所述的方法，其中，所述界面材料包括金属氧化物硅酸盐。5.根据权利要求1所述的方法，其中，...

【专利技术属性】
技术研发人员：黄一晨，许一如，陈光鑫，刘继文，巫勇贤，陈庆育，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71