形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法技术

本发明专利技术公开了一种在具有存储器区域、LV区域和HV区域的衬底上形成存储器设备的方法，该方法包括在存储器区域中形成数对间隔开的存储器叠堆；在衬底上方形成与衬底绝缘的第一导电层；在第一导电层上形成第一绝缘层并从存储器区域和HV区域去除第一绝缘层；执行导电材料沉积以加厚存储器区域和HV区域中的第一导电层，并在LV区域中的第一绝缘层上形成第二导电层；执行蚀刻以减薄存储器区域和HV区域中的第一导电层，并去除LV区域中的第二导电层；从LV区域去除第一绝缘层；以及对第一导电层进行图案化以在存储器区域、LV区域和HV区域中形成第一导电层的区块。

【技术实现步骤摘要】
【国外来华专利技术】形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法相关专利申请本申请要求2015年1月22日提交的美国临时申请62/106,531的权益。
本专利技术涉及非易失性存储器单元阵列。
技术介绍
本领域熟知的是，将分裂栅存储器单元形成为此类单元的阵列。例如，美国专利7,868,375公开了存储器单元的阵列，其中每个存储器单元包括浮栅、控制栅、选择栅、擦除栅，它们全都形成于衬底上，其中在源极区和漏极区之间限定了沟道区。为了有效利用空间，存储器单元成对形成，其中每对共享公共源极区和擦除栅。还已知的是，将相同晶圆管芯上的低电压和高电压逻辑器件均形成为存储器单元的阵列。此类逻辑器件可包括各自具有源极和漏极的晶体管，以及控制源极和漏极之间的沟道区的导电性的多晶硅栅。常规逻辑器件形成包括首先形成多晶硅栅(优选地使用相同多晶硅沉积处理来形成存储器单元擦除栅和选择栅，并形成逻辑器件多晶硅栅)，之后是LDD注入以形成源极区和漏极区，由此源极区/漏极区与多晶硅栅自对准。多晶硅栅区块防止任何注入到达栅极下方的沟道区。高电压逻辑器件被设计成在较高电压下操作，并且通常使用较高LDD注入能量制成，使得由此形成的源极区本文档来自技高网...

【技术保护点】
一种形成存储器设备的方法，包括：提供硅衬底，其中所述衬底具有存储器区域、LV区域和HV区域，所述区域通过延伸到所述衬底的表面中的绝缘材料彼此绝缘，并且其中所述衬底具有第一导电类型；在所述衬底上并且在所述存储器区域中形成数对间隔开的存储器叠堆，其中每个存储器叠堆包括：设置在所述衬底上方并与所述衬底绝缘的浮栅，和设置在所述浮栅上方并与所述浮栅绝缘的控制栅；在所述存储器区域、所述LV区域和所述HV区域中在所述衬底上方形成与所述衬底绝缘的第一导电层，其中所述第一导电层向上延伸越过所述数对存储器叠堆；在所述存储器区域、所述LV区域和所述HV区域中的所述第一导电层上形成第一绝缘层；从所述存储器区域和所述H...

【技术特征摘要】
【国外来华专利技术】2015.01.22 US 62/1065311.一种形成存储器设备的方法，包括：提供硅衬底，其中所述衬底具有存储器区域、LV区域和HV区域，所述区域通过延伸到所述衬底的表面中的绝缘材料彼此绝缘，并且其中所述衬底具有第一导电类型；在所述衬底上并且在所述存储器区域中形成数对间隔开的存储器叠堆，其中每个存储器叠堆包括：设置在所述衬底上方并与所述衬底绝缘的浮栅，和设置在所述浮栅上方并与所述浮栅绝缘的控制栅；在所述存储器区域、所述LV区域和所述HV区域中在所述衬底上方形成与所述衬底绝缘的第一导电层，其中所述第一导电层向上延伸越过所述数对存储器叠堆；在所述存储器区域、所述LV区域和所述HV区域中的所述第一导电层上形成第一绝缘层；从所述存储器区域和所述HV区域去除所述第一绝缘层，同时保持所述LV区域中的所述第一绝缘层；执行导电材料沉积以加厚所述存储器区域和所述HV区域中的所述第一导电层并在所述LV区域中的所述第一绝缘层上形成第二导电层；执行蚀刻以减薄所述存储器区域和所述HV区域中的所述第一导电层并去除所述LV区域中的所述第二导电层，其中所述存储器区域和所述HV区域中的所述第一导电层的顶表面...

【专利技术属性】
技术研发人员：MT吴，JW杨，C苏，CM陈，N杜，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国,US