用于在存储器设备内执行数据操作的方法和装置制造方法及图纸

描述的是一种装置，其包括：具有相关联的源感测放大器的存储器单元的源阵列；具有相关联的目的地感测放大器的存储器单元的目的地阵列；以及用以激活源字线（WL）来在源阵列内选择存储器单元的行以使得所选的存储器单元的行中的数据被相关联的源感测放大器锁存的逻辑，其中该逻辑用来激活目的地WL来在目的地阵列内选择存储器单元的行以使得所选的存储器单元的行中的数据被相关联的目的地感测放大器锁存，并且其中存储器单元的源和目的地阵列在存储器的同一存储体内。

Method and device for performing data operations in a memory device

Described is a device comprising an array associated source memory unit sense amplifier; has an associated destination memory unit sense amplifier of the destination array; and to activate the source word line (WL) in the source array storage unit for selection the memory unit of the selected row in the data is associated with the source of the sense amplifier latch logic, the logic used to activate the destination WL memory cell line selection in the destination array so that the memory unit of the selected row in the data is associated with the destination sensing the amplifier and latch, wherein the memory cell of the source and the destination array in the same storage in memory.

【技术实现步骤摘要】
【国外来华专利技术】用于在存储器设备内执行数据操作的方法和装置要求享有优先权本申请要求享有在2015年3月25日提交的题为“METHODANDAPPARATUSFORPERFORMINGDATAOPERATIONSWITHINAMEMORYDEVICE”的美国专利申请序列号14/668,895的优先权，并且其被通过引用整体地并入。
本专利技术涉及用于在存储器设备内执行数据操作的方法和装置。
技术介绍
计算机系统将其时间中的相当一部分花在执行批量数据操作上。批量数据操作使系统性能和能量效率二者降级，因为批量数据操作使用通过存储器通道的大量传送，所述存储器通道将存储器芯片与存储器控制器耦合。例如，典型的存储器系统现今（例如，使用双倍数据速率3（DDR3）-1066）耗费大致1微秒（即1046纳秒）来拷贝4千字节（KB）的数据（经由通过存储器通道传送该数据）。在现今的高速存储器中，一微秒的延迟是高延迟，其使计算系统的性能降级。这样的高延迟可以使共享存储器通道的带宽的同时运行的应用的性能降级。可能引起高延迟（即，通过存储器通道的数据传送的数目方面的增加）的另一种类型的数据操作是预置或重置存储器块的内容。预置/重置操作通常被用在图形或显示应用中，在这种场合下这样的应用期望清除或擦除显示内容中的一些或所有的输出（例如，以使图像显示的某一部分完全变黑或变白）。一种用来使存储器块的内容清零（即，用来重置存储器）的方式是经由通过存储器通道传送指示零的数据来将零写入到存储器块。这样的重置存储器块的方法使用通过存储器通道的大量数据传送。用来使存储器块的内容清零的另一种方式是使用诸如“Memset(ptr,0,nbyte)”和“calloc()”之类的高级软件编程函数。这些软件函数通常被实施为存储指令的编程的循环。存储或写入指令引起通过存储器通道的高数据传送。利用具有先进向量指令（AVX），每次使用单个指令清除或设置256个字节是可能的。然而，为了清除整个页面（例如，4kB），AVX指令需要循环通过128次，这是既耗时又耗电的。可能引起高延迟（即，通过存储器通道的数据传送的数目方面的增加）的数据操作的另一示例是对存储器块中的大量原始数据进行反转或补充。对大量原始数据进行反转或补充的过程典型地用在图像处理中，在这种场合下常常期望得到负像。用来对大量原始数据进行反转或补充的一种方式是通过存储器通道将反转或补充的数据传送到存储器芯片，然后将所述反转或补充的数据写入到存储器块。通过数字相机执行一种这样的图像处理。在这种情况下，数字相机创建图像，以原始格式存储图像，并且创建负像以用于进一步的图像处理。当创建负像时，特定硬件（在该示例中，数字相机）必须经历以下步骤：逐字读取数据、对字进行补充、然后以图像格式将反转的字存储回去。一次一个字地处理完图像既耗时又耗电。附图说明将从下面给出的详细描述以及本公开的各种实施例的附图来更全面地理解本公开的实施例，然而，其不应该被理解成将本公开限于具体实施例，而是仅用于解释和理解。图1图示根据本公开的一些实施例的具有用于在存储器的不同区段内进行页面拷贝、用于对存储器进行重置、用于对存储器进行预置、和/或用于使来自存储器的数据反转的装置的架构。图2图示根据本公开的一些实施例的示出存储器的存储体的不同区段内的页面拷贝的高级架构。图3图示根据本公开的一些实施例的示出利用在与全局输入-输出（GIO）线相同的方向上延伸的列选择线（CSL）进行的在存储器的存储体的不同区段内的页面拷贝的架构。图4图示根据本公开的一些实施例的示出用于利用在与GIO线相同的方向上延伸的CSL进行的在存储器的存储体的不同区段内的页面拷贝的各种控制信号的时序图的线图。图5A图示根据本公开的一些实施例的可操作用来减弱其在页面拷贝操作期间的驱动强度的可调强度感测放大器（SA）。图5B图示根据本公开的一些实施例的SA在页面拷贝操作期间的各种信号的时序图。图6A图示根据本公开的一些实施例的可操作用来减弱其在页面拷贝操作期间的驱动强度的可调强度SA。图6B图示根据本公开的一些实施例的SA在页面拷贝操作期间的各种信号的时序图。图7图示根据本公开的一些实施例的用于拷贝多个列（即，突发读取或突发写入操作）的时序图。图8图示根据本公开的一些实施例的SA在突发操作结束时的各种信号的时序图。图9图示根据本公开的一些实施例的用于利用在与GIO线垂直的方向上延伸的CSL在存储器的存储体的不同区段内执行页面拷贝操作的架构。图10图示根据本公开的一些实施例的示出用于利用在与GIO线垂直的方向上延伸的CSL在存储器的存储体的不同区段之间执行页面拷贝操作的各种控制信号的时序图的线图。图11图示根据本公开的一些实施例的用于在存储器的存储体内的不同区段之间执行页面拷贝操作的方法的流程图。图12图示根据本公开的一些实施例的用于重置或预置存储器的区段中的页面（即，单元的行）的架构。图13A-B图示根据本公开的一些实施例的示出用于重置或预置存储器的区段中的页面（即，存储器单元的行）的时序图的线图。图14图示根据本公开的一些实施例的用于重置或预置存储器的区段中的页面（即，存储器单元的行）的方法的流程图。图15图示根据本公开的一些实施例的用于反转来自存储器的区段中的页面（即，存储器单元的行）的数据的架构。图16图示根据本公开的一些实施例的用于使来自存储器的区段中的页面（即，存储器单元的行）的数据反转的高级架构。图17图示根据本公开的一些实施例的用于使来自存储器的区段中的页面（即，存储器单元的行）的数据反转的方法的流程图。图18图示根据一些实施例的具有用于在存储器的不同区段内进行页面拷贝、用于对存储器进行重置、用于对存储器进行预置、和/或用于使来自存储器的数据反转的装置的智能设备或计算机系统或SoC（片上系统）。具体实施方式已经提出通过严格地施加数据局部性以将数据存储在存储体的同一区段中进行的在存储器设备内的存储体之间的数据拷贝。一种用来在存储体的同一区段内拷贝数据的方式是快速并行模式（FPM）。在FPM中，严格地施加数据局部性以便将数据保持在存储体的同一区段中。FPM对于在同一存储体的多个区段之间拷贝数据而言是不可扩展的。用于拷贝数据的另一方案是流水线串行模式（PSM）。在PSM中，仅在存储体之间拷贝页面数据，这花费很长时间并且不是能量效率高的。PSM不解决在同一存储体的不同区段之间拷贝数据的问题。一些实施例使用现有的存储器（例如，动态随机存取存储器（DRAM））芯片接口、内部机构、和电路来在存储器芯片内部实施页面数据拷贝功能。例如，通过耦合DRAM芯片接口的存储器总线的数据传送在内部页面拷贝操作期间大部分保持不活动。在一些实施例中，代替具有在处理器（例如，存储器控制器）和存储器芯片之间的大量数据业务的外部读取和写入操作，经由少量附加引脚和/或命令在存储器芯片上提供拷贝功能。在一些实施例中，附加引脚是用于请求或发起页面拷贝操作的专用引脚。在一些实施例中，现有命令引脚被多路复用以用于在没有添加附加引脚的情况下指挥页面拷贝操作。在一些实施例中，处理器向存储器集成电路（IC）发送页面拷贝命令，并且存储器IC可以在内部操控拷贝操作。在一些实施例中，内部拷贝操作使用存储器阵列上的内部输入输出（IO）总线本文档来自技高网...

【技术保护点】
一种装置，其包括：具有相关联的源感测放大器的存储器单元的源阵列；具有相关联的目的地感测放大器的存储器单元的目的地阵列；以及用以激活源字线（WL）来在源阵列内选择存储器单元的行以使得所选的存储器单元的行中的数据被相关联的源感测放大器锁存的逻辑，其中该逻辑用来激活目的地WL来在目的地阵列内选择存储器单元的行以使得所选的存储器单元的行中的数据被相关联的目的地感测放大器锁存，并且其中存储器单元的源和目的地阵列在存储器的同一存储体内。

【技术特征摘要】
【国外来华专利技术】2015.03.25 US 14/6688951.一种装置，其包括：具有相关联的源感测放大器的存储器单元的源阵列；具有相关联的目的地感测放大器的存储器单元的目的地阵列；以及用以激活源字线（WL）来在源阵列内选择存储器单元的行以使得所选的存储器单元的行中的数据被相关联的源感测放大器锁存的逻辑，其中该逻辑用来激活目的地WL来在目的地阵列内选择存储器单元的行以使得所选的存储器单元的行中的数据被相关联的目的地感测放大器锁存，并且其中存储器单元的源和目的地阵列在存储器的同一存储体内。2.权利要求1所述的装置，包括用来使从源感测放大器读取的输出耦合至目的地感测放大器的一个或多个开关。3.权利要求2所述的装置，包括：用来接收来自至少一个源感测放大器的输出的读取放大器；以及用来将数据写入到至少一个目的地感测放大器的写入驱动器，其中该一个或多个开关中的至少一个开关被耦合至读取放大器的输出端和写入驱动器的输入端。4.权利要求3所述的装置，其中该一个或多个开关能通过由处理器发出的页面拷贝命令来控制。5.权利要求4所述的装置，其中该处理器包括模式选择寄存器（MSR），其具有用于页面拷贝命令的条目。6.权利要求4所述的装置，其中该处理器能操作用来在读取放大器锁存来自该至少一个源感测放大器的输出之后使能写入驱动器。7.权利要求4所述的装置，其中该处理器能操作用来在使能写入驱动器之前禁用读取放大器。8.权利要求4所述的装置，其中该处理器能操作用来相对于该至少一个目的地感测放大器的强度来调整该至少一个源感测放大器的强度。9.权利要求4所述的装置，其中该至少一个源感测放大器具有n型上拉器件和p型下拉器件。10.权利要求4所述的装置，其中该至少一个源感测放大器具有可调强度的p型上拉和n型下拉器件。11.一种方法，其包括：通过激活源字线（WL）在源阵列内选择存储器单元的行；将来自所选的存储器单元的行的数据锁存到与源阵列相关联的源感测放大器中；使能读取放大器来锁存源感测放大器的输出；以及接通一个或多个开关以将读取放大器的输出端耦合至写入驱动器的输入端。12.权利要求11所述的方法，包括在读取放大器已锁存源感测放大器的输出之后禁用读取放大器。13.权利要求12所述的方法，包括使能写入驱动器以将来...

【专利技术属性】
技术研发人员：S富岛，SL卢，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US