一种扇出型晶圆级封装结构制造技术

本实用新型专利技术提供一种扇出型晶圆级封装结构，其中，封装结构至少包括：重新布线层；键合于所述重新布线层上表面的至少一个具有凸块保护结构的倒装芯片及形成于所述重新布线层上表面的至少两个第一凸块；形成于所述重新布线层上表面的填充满所述具有凸块保护结构的倒装芯片和所述重新布线层之间的连接缝隙并包裹所述具有凸块保护结构的倒装芯片及所述第一凸块的一部分的塑封层；以及形成于所述重新布线层下表面的第二凸块。本实用新型专利技术中的塑封层为倒装芯片和重新布线层之间提供了无缝隙粘合以及良好的接合结构，避免了界面分层的风险，提高了封装结构的可靠性；同时采用具有凸块保护结构的倒装芯片，有效保护和固定互联凸块，防止互联凸块失效。

A fan out type wafer level package structure

The utility model provides a fan out type wafer level package structure, the packaging structure includes at least a rewiring layer; bonding to the re wiring layer on at least one surface with a convex block protection flip chip structure and formed on the re wiring layer surface of at least two of the first convex block; formed on the upper surface of the wiring layer to fill the convex block protection flip chip structure and the re wiring layer connection between the gap and the package has bump flip chip protection structure and the first convex block part of the plastic layer and formed on the back; the second wiring layer under the convex block surface. The utility model of the plastic layer between the flip chip and re wiring layer provides seamless bonding and good bonding structure, to avoid the risk of delamination, improve the reliability of package structure; at the same time with bump flip chip protection structure, effective protection and fixed interconnect bumps, prevent bump interconnection failure.

【技术实现步骤摘要】
一种扇出型晶圆级封装结构
本技术涉及半导体封装
，特别是涉及一种扇出型晶圆级封装结构。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；第一介电层在粘合层上光刻、电镀出重新布线层(RedistributionLayers，RDL)；采用芯片键合/倒装芯片工艺将半导体芯片安装在重新布线层上；进行整体烘干；进行毛细管底部填充(CUF)；再次进行整体烘干；采用注塑工艺将半导体芯片塑封于塑封材料层中；塑封研磨、开通孔；填充通孔；光刻、电镀出球下金属化层；进行植球回流，形成焊球阵列；移除载体。其中，倒装芯片和重新布线层之间的连接缝隙需要使用大量装载填充颗粒的毛细管底部填充材料进行毛细管底部填充，底部填充对倒装芯片器件的可靠性非常重要，它可以避免倒装芯片器件因芯片和有机基质之间的热膨胀系数失配(CTE)而发生故障。然而，随着半导体行业的发展，上述扇出型晶圆级封装方法以及得到的扇出型晶圆级封装结构越来越无法满足封装需求。一方面，工艺较繁琐，成本较高，逐渐无法满足集成电路的封装需求。另一方面，随着半导体器件的集成密度越来越高，倒装芯片和重新布线层之间的连接缝隙也变得越来越小，毛细管底部填充材料无法顺畅而迅速地流入这些狭窄缝隙，导致工艺难度提高；并且，扇出型晶圆级封装结构中的毛细管底部填充层6’和注塑层6存在接触界面，如图1中所示的A部分，该部分很容易在受到应力作用时出现界面分层，从而严重影响封装结构的可靠性。因此，如何解决上述问题，提供一种工艺更简单、低成更本、可靠性更好、且更适应高集成度器件封装的扇出型晶圆级封装结构实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种扇出型晶圆级封装结构，用于解决现有技术中扇出型晶圆级封装方法的工艺繁琐，难度和成本较高，且封装结构存在界面分层风险，影响可靠性的问题。为实现上述目的及其他相关目的，本技术提供一种扇出型晶圆级封装结构，其中，所述扇出型晶圆级封装结构至少包括：重新布线层；键合于所述重新布线层上表面的至少一个具有凸块保护结构的倒装芯片及形成于所述重新布线层上表面的至少两个第一凸块，所述具有凸块保护结构的倒装芯片和所述第一凸块均与所述重新布线层实现电性连接，且所述第一凸块的顶部高于所述具有凸块保护结构的倒装芯片的顶部；形成于所述重新布线层上表面的填充满所述具有凸块保护结构的倒装芯片和所述重新布线层之间的连接缝隙并包裹所述具有凸块保护结构的倒装芯片及所述第一凸块的一部分的塑封层；以及形成于所述重新布线层下表面的第二凸块。优选地，所述重新布线层至少包括：多个第一焊盘；覆盖于所述第一焊盘上表面和侧壁的第一介电层；形成于所述第一介电层内的能够与所述第一焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；形成于所述第一介电层上表面的能够与所述金属布线层实现电性连接的多个下金属化层，最终得到所述重新布线层；其中，所述具有凸块保护结构的倒装芯片键合于所述下金属化层的上表面，且通过所述下金属化层实现与所述重新布线层的电性连接。优选地，所述具有凸块保护结构的倒装芯片至少包括：裸芯片；形成于所述裸芯片上表面的连接层；以及形成于所述连接层上的互联凸块，且所述互联凸块通过所述连接层实现与所述裸芯片的电性连接；形成于所述连接层上表面且包围部分互联凸块的钝化层，从而形成凸块保护结构；其中，所述具有凸块保护结构的倒装芯片通过所述互联凸块键合于所述下金属化层的上表面，从而实现与所述重新布线层的电性连接。优选地，所述连接层至少包括：形成于所述裸芯片上表面的多个第二焊盘；覆盖于所述芯片上表面以及每个第二焊盘两端的第二介电层；以及形成于所述第二介电层上表面的绝缘层。优选地，所述互联凸块形成于每个第二焊盘的上表面并覆盖部分绝缘层，且所述互联凸块通过所述第二焊盘实现与所述裸芯片的电性连接。优选地，所述第一凸块、所述第二凸块和所述互联凸块分别为由金属柱及形成于所述金属柱上表面的金属帽组成的金属组合结构，或者所述第一凸块、所述第二凸块和所述互联凸块分别为金属焊料球。优选地，所述金属柱采用Cu或Ni金属材料，所述金属帽和所述金属焊料球分别采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料。优选地，所述第一介电层和所述第二介电层均采用低k介电材料。优选地，所述塑封层采用聚酰亚胺、硅胶以及环氧树脂中的一种固化材料。如上所述，本技术的扇出型晶圆级封装结构，具有以下有益效果：本技术的封装结构中的塑封层填充满倒装芯片和重新布线层之间的连接缝隙并包裹倒装芯片，为倒装芯片和重新布线层之间提供了无缝隙粘合以及良好的接合结构，避免了界面分层的风险，提高了封装结构的可靠性，更适用于高集成度器件封装。同时，本技术采用具有凸块保护结构的倒装芯片，能够有效保护和固定互联凸块，增强互联凸块的强度，防止应力较大时造成互联凸块裂缝等问题而引起互联凸块失效。并且，本技术采用塑封材料进行底部填充，塑封材料可以顺畅而迅速地流入倒装芯片和重新布线层之间的连接缝隙，降低了工艺难度，使得倒装芯片和重新布线层之间的连接缝隙可以更小。并且，本技术更易制备，有利于简化工艺流程，降低成本，提高封装效率，提高集成度和成品率。附图说明图1显示为本技术现有技术的扇出型晶圆级封装结构中的毛细管底部填充层和注塑层之间存在接触界面的示意图。图2显示为本技术第一实施方式的扇出型晶圆级封装结构示意图。图3显示为本技术第一实施方式的扇出型晶圆级封装结构中具有凸块保护结构的倒装芯片的结构示意图。图4显示为本技术第二实施方式的扇出型晶圆级封装结构的制备方法的流程示意图。图5～图11显示为本技术第二实施方式的扇出型晶圆级封装方法各步骤所呈现的结构示意图。图12～图22显示为本技术第二实施方式的扇出型晶圆级封装方法中步骤S3中制备具有凸块保护结构的倒装芯片的具体方法各步骤所呈现的结构示意图。元件标号说明1载体2粘合层3重新布线层31第一焊盘32第一介电层33金属布线层34下金属化层4具有凸块保护结构的倒装芯片10晶圆片100裸芯片200连接层201第二焊盘202第二介电层203绝缘层300金属种子层400光刻掩膜层500互联凸块5本文档来自技高网...

【技术保护点】
一种扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构至少包括：重新布线层；键合于所述重新布线层上表面的至少一个具有凸块保护结构的倒装芯片及形成于所述重新布线层上表面的至少两个第一凸块，所述具有凸块保护结构的倒装芯片和所述第一凸块均与所述重新布线层实现电性连接，且所述第一凸块的顶部高于所述具有凸块保护结构的倒装芯片的顶部；形成于所述重新布线层上表面的填充满所述具有凸块保护结构的倒装芯片和所述重新布线层之间的连接缝隙并包裹所述具有凸块保护结构的倒装芯片及所述第一凸块的一部分的塑封层；以及形成于所述重新布线层下表面的第二凸块。

【技术特征摘要】
1.一种扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构至少包括：重新布线层；键合于所述重新布线层上表面的至少一个具有凸块保护结构的倒装芯片及形成于所述重新布线层上表面的至少两个第一凸块，所述具有凸块保护结构的倒装芯片和所述第一凸块均与所述重新布线层实现电性连接，且所述第一凸块的顶部高于所述具有凸块保护结构的倒装芯片的顶部；形成于所述重新布线层上表面的填充满所述具有凸块保护结构的倒装芯片和所述重新布线层之间的连接缝隙并包裹所述具有凸块保护结构的倒装芯片及所述第一凸块的一部分的塑封层；以及形成于所述重新布线层下表面的第二凸块。2.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述重新布线层至少包括：多个第一焊盘；覆盖于所述第一焊盘上表面和侧壁的第一介电层；形成于所述第一介电层内的能够与所述第一焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；形成于所述第一介电层上表面的能够与所述金属布线层实现电性连接的多个下金属化层，最终得到所述重新布线层；其中，所述具有凸块保护结构的倒装芯片键合于所述下金属化层的上表面，且通过所述下金属化层实现与所述重新布线层的电性连接。3.根据权利要求2所述的扇出型晶圆级封装结构，其特征在于，所述具有凸块保护结构的倒装芯片至少包括：裸芯片；形成于所述裸芯片上表面的连接层；以及形成于所述连接层上的互联凸块，且所述互联凸块通过所述连接层实现与所述裸芯...

【专利技术属性】
技术研发人员：吴政达，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：新型
国别省市：江苏,32