一种亚阈值SRAM存储单元电路制造技术

一种亚阈值SRAM存储单元电路，属于集成电路技术领域。本发明专利技术的电路中第一PMOS管P1、第一NMOS管N1和第三NMOS管N3构成第一反相器，第二PMOS管P2、第二NMOS管N2和第四NMOS管N4构成第二反相器，用于存储相反的数据，即存储点Q和存储点QB的数据；第七NMOS管N7和第八NMOS管N8用于控制读操作，第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8用于控制写操作；本发明专利技术的电路结合其读写结构，能够有效的提高读写噪声容限，达到了传统6T SRAM存储单元的读噪声容限的1.7倍，写噪声容限的1.41倍，可以工作在亚阈值区，降低了功耗。

Sub threshold SRAM memory cell circuit

The utility model relates to a sub threshold SRAM storage unit circuit, belonging to the technical field of integrated circuits. P1, the first PMOS tube circuit of the present invention first NMOS tube N1 and third NMOS N3 constitute the first inverter, second PMOS, second NMOS N2 P2 and fourth NMOS tube N4 second inverter used for data storage, on the contrary, the storage point Q and point QB data storage; seventh N7 and eighth NMOS NMOS N8 is used to control the read operation, fifth NMOS, sixth NMOS N6 N5 tube tube, seventh NMOS tube and eighth N7 NMOS tube N8 is used to control the write operation; the circuit of the invention combines the reading and writing structure, can effectively improve the read and write noise margin, read noise reached 1.7 times the traditional 6T SRAM storage unit tolerance, 1.41 times the write noise margin, can work in the sub threshold region, reduces the power consumption.

【技术实现步骤摘要】
一种亚阈值SRAM存储单元电路
本专利技术涉及集成电路
，特别涉及一种亚阈值SRAM存储单元电路。
技术介绍
亚阈值设计因其超低能耗的特性而逐渐被广泛应用，特别是对SRAM这样具有高密度集成的电路。然而，随着电源电压降低，使得电路进入亚阈值区，存储单元受工艺波动影响更为显著，结果使得存储单元的稳定性降低甚至发生错误，这对存储单元的设计有了更高的要求。目前SRAM的主流单元为6T结构，如图1所示为传统的6TSRAM存储单元电路结构示意图，为了使6T单元具有更高的稳定性，可以优化管子的尺寸，但是优化后的6T单元若不借助读写辅助技术很难工作在亚阈值区。有些管子的设计具有高的读稳定性，但是写稳定性比较差，为了可以工作在亚阈值区，必须使用写辅助技术，这样无疑会加大外围电路的复杂性。所以，设计一款高读写稳定性的亚阈值区SRAM存储单元电路很有必要。
技术实现思路
本专利技术的目的，在于提供一种工作在亚阈值区的SRAM存储单元电路，具有较高的读写稳定性。本专利技术的技术方案为：一种亚阈值SRAM存储单元电路，包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五本文档来自技高网...

【技术保护点】
一种亚阈值SRAM存储单元电路，其特征在于，包括第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)、第一PMOS管(P1)和第二PMOS管(P2)，第一PMOS管(P1)和第二PMOS管(P2)的源极接电源电压(VDD)，第一PMOS管(P1)的漏极接第一NMOS管(N1)的漏极、第二NMOS管(N2)的栅极、第四NMOS管(N4)的栅极、第五NMOS管(N5)的源极和第二PMOS管(P2)的栅极，第一PMOS管(P1)的栅极接第一NMOS管(N1)的栅极...

【技术特征摘要】
1.一种亚阈值SRAM存储单元电路，其特征在于，包括第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)、第一PMOS管(P1)和第二PMOS管(P2)，第一PMOS管(P1)和第二PMOS管(P2)的源极接电源电压(VDD)，第一PMOS管(P1)的漏极接第一NMOS管(N1)的漏极、第二NMOS管(N2)的栅极、第四NMOS管(N4)的栅极、第五NMOS管(N5)的源极和第二PMOS管(P2)的栅极，第一PMOS管(P1)的栅极接第一NMOS管(N1)的栅极、第二NMOS管(N2)的漏极、第三NMOS管(N3)的栅极、第六NMOS管(N6)的源极和第二PMOS管(P2)的漏极；第三NMOS管(N3)和第四NMOS管(N4)的源极接地电压(VSS)，第三NMO...

【专利技术属性】
技术研发人员：贺雅娟，张九柏，何进，张子骥，衣溪琳，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51