高电子迁移率晶体管及其制作方法技术

本发明专利技术提供一种高电子迁移率晶体管及其制作方法，该晶体管包括半导体有源层、覆盖在半导体有源层上的第一介质层；穿过第一介质层，且与半导体有源层接触的源电极、漏电极及栅电极；覆盖在第一介质层、源电极、漏电极、栅电极上的第二介质层；穿过第二介质层，且与源电极及第一介质层接触的场板，场板覆盖栅电极。解决现有GaN基AlGaN/GaN高迁移率晶体管存在电流崩塌效应，工作电压难以提升的问题。

High electron mobility transistor and method of manufacturing the same

The invention provides a high electron mobility transistor and its manufacturing method, the transistor comprises a semiconductor active layer, a first dielectric layer covering the semiconductor active layer; through the first dielectric layer, a gate electrode and electrode and leakage in contact with the semiconductor active layer, a source electrode; cover the second dielectric layer, a first dielectric layer source electrode, a drain electrode and the gate electrode; through the second dielectric layer, field plate and contact the source electrode and the first dielectric layer covers the gate electrode, field plate. The utility model solves the problem that the current GaN AlGaN/GaN high mobility transistor has the current collapse effect and the working voltage is difficult to increase.

【技术实现步骤摘要】

本专利技术涉及半导体元器件技术，尤其涉及一种高电子迁移率晶体管及其制作方法。
技术介绍
GaN(氮化镓)是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。GaN基AlGaN/GaN(AlGaN为氮化镓铝)高迁移率晶体管是大功率器件中的研究热点，这是因为AlGaN/GaN抑制结处能形成高浓度、高迁移率的2DEG(Two-dimensionalelectrongas，二维电子气),同时异质结对2DEG具有良好的调节作用。研究发现，现有的GaN基AlGaN/GaN高迁移率晶体管在使用过程中，存在电流崩塌效应，限制了该类晶体管工作电压的提升。
技术实现思路
本专利技术提供一种高电子迁移率晶体管及其制作方法，以解决现有GaN基AlGaN/GaN高迁移率晶体管存在电流崩塌效应，工作电压难以提升的问题。本专利技术实施例一方面提供一种高电子迁移率晶体管，包括：半导体有源层、覆盖在所述半导体有源层上的第一介质层；穿过所述第一介质层，且与所述半导体有源层接触的源电极、漏电极及栅电极；覆盖在所述第一介质层、所述源电极、所述漏电极、所述栅电极上的第二介质层；穿过所述第二介质层，且与所述源电极及所述第一介质层接触的场板，所述场板覆盖所述栅电极。本专利技术实施例另一方面提供一种高电子迁移率晶体管的制作方法，包括：形成半导体有源层；在所述半导体有源层上形成第一介质层；形成穿过所述第一介质层，且与所述半导体有源层接触的源电极和漏电极；形成穿过所述第一介质层，且与所述半导体有源层接触的栅电极；在所述第一介质层、所述源电极、所述漏电极、所述栅电极上形成第二介质层；形成穿过所述第二介质层，且与所述源电极及所述第一介质层接触的场板，所述场板覆盖所述栅电极。本专利技术提供的高电子迁移率晶体管及其制作方法中，由于在覆盖源电极、漏电极和栅电极的第二介质层上方形成了一块场板，该场板与源电极接触且从源极跨过栅极，使得该场板能有效地抑制电流崩塌，从而改善晶体管的击穿特性，此外，该场板还扩展了晶体管的耗尽区，显著减小了栅极附近的峰值电场强度，从而提升了晶体管的耐压能力。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例一提供的高电子迁移率晶体管的剖面结构图；图2为图1所示的高电子迁移率晶体管的平面俯视图；图3为本专利技术实施例二提供的高电子迁移率晶体管的制作方法的流程图；图4a～图4j为本专利技术实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图1为本专利技术实施例一提供的高电子迁移率晶体管的剖面结构图，图2为图1所示的高电子迁移率晶体管的平面俯视图。如图1和图2所示，该高电子迁移率晶体管自下而上依次包括半导体有源层11和覆盖在该半导体有源层11上的第一介质12，还包括穿过第一介质层12，且与半导体有源层11接触的源电极13、漏电极14及栅电极15。在该第一介质层12上方，还包括覆盖在该第一介质层12、源电极13、漏电极14、栅电极15上的第二介质层16。另外，在该第二介质层16上，还包括穿过该第二介质层16，且与源电极13及第一介质层12接触的场板17，该场板17覆盖该栅电极15。从图2可以看出，虚线表示的栅电极15完全被场板17覆盖，且场板17从第二介质层16的表面越过栅电极15朝漏电极14的方向延伸，再穿过栅电极15与漏电极14之间的第二介质层16，延伸到第一介质层12的表面。该高电子迁移率晶体管在使用时，在栅电极15、源电极13、漏电极14上施加电压，使栅电极15与半导体有源层11之间形成电压差，半导体有源层11中的导电粒子在靠近栅电极15的表面聚集形成连通源电极13和漏电极14的沟道，当源电极13、漏电极14之间存在电压差时,电子在沟道中从源电极13向漏电极14移动，形成电流。与源电极13接触的场板17，在源电极13通电时，形成与源电极13等电位的电压，与栅电极15之间产生压差，相当于在源电极13和栅电极15之间并联了一个电容。实验证明，在晶体管工作过程中，图1所示的栅电极15右侧边缘位置的电场强度最集中，使得栅电极15在这个位置容易击穿，场板17与栅电极15之间形成的电容能显著抑制栅电极15这个位置附近的峰值电场强度，从而有效地抑制电流崩塌，有助于提高晶体管的耐压。如图4a至4j所示，上述实施例中，半导体有源层11可以包括自下而上依次形成的衬底111、GaN层112和AlGaN层113，其中，源电极13、漏电极14、栅电极15均与AlGaN层113接触。衬底可以包括但不限于SiC、Si或者蓝宝石。作为高电子迁移率晶体管的半导体有源层11，其中在衬底11和GaN层112之间还可以形成一个成核层(图中未示出)，该成核层的材料一般为AlN，GaN层112通常被称为缓冲层，该层还可以是AlGaN与GaN的复合层。AlGaN层113通常被称为势垒层，该层还可以是包括AlN插入层的AlGaN层，也可以包括GaN盖帽层。在GaN层112和AlGaN层113之间的界面处存在一个二维形态的薄电子层称之为二维电子气(2DEG)，该二维电子气表现出较高的电子迁移率特性，因此由具有GaN层112和AlGaN层113的半导体有源层11形成的晶体管具备高电子迁移率的特征。上述实施例中，栅电极15的底部可以嵌入在半导体有源层11中，使得栅电极15与半导体有源层11形成肖特基接触，从而使得栅电极15的正向导通门限电压和正向压降均显著降低。上述实施例中，第一介质层12可以包括自下而上依次形成的Si3N4层121和PETEOS(plasma-enhancedtetraethy-lortho-silicate，四乙氧基硅烷的等离子增强沉积)层122，以保证栅电极15、源电极13和漏电极14之间可靠的电绝缘。第二介质层16可以包括Si3N4层，以保证场板17与栅电极15之间可靠的电绝缘。另外，上述实施例中，场板17可以包括自下而上依次形成的Ti层、Pt层和Au层，或者，场板17包括自下而上依次形成的Al层、Si层和Cu层，多个不同的金属层形成合金，保证场板17良好导电性的前提下，使位于晶体管最上层的场板17不易受氧化，从而保证晶体管的寿命和工作性能。上述实施例中，场板17的厚度可以为300纳米，以保证场板良好的导电性能。另外，场板17接触第一介质层12的一端与栅电极15之间的距离d1可以为1微米，与漏电极之间的距离d2可以本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管，其特征在于，包括：半导体有源层、覆盖在所述半导体有源层上的第一介质层；穿过所述第一介质层，且与所述半导体有源层接触的源电极、漏电极及栅电极；覆盖在所述第一介质层、所述源电极、所述漏电极、所述栅电极上的第二介质层；穿过所述第二介质层，且与所述源电极及所述第一介质层接触的场板，所述场板覆盖所述栅电极。

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包括：半导体有源层、覆盖在所述半导体有源层上的第一介质层；穿过所述第一介质层，且与所述半导体有源层接触的源电极、漏电极及栅电极；覆盖在所述第一介质层、所述源电极、所述漏电极、所述栅电极上的第二介质层；穿过所述第二介质层，且与所述源电极及所述第一介质层接触的场板，所述场板覆盖所述栅电极。2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述场板包括自下而上依次形成的Ti层、Pt层和Au层；或者，所述场板包括自下而上依次形成的Al层、Si层和Cu层。3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述场板的厚度为300纳米。4.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述场板接触所述第一介质层的一端与所述栅电极之间的距离为1微米，与所述漏电极之间的距离为10微米。5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述栅电极顶面与所述场板之间的所述第二介质层的厚度为500纳米。6.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述栅电极的底部嵌入在所述半导体有源层中。7.一种高电子迁移率晶体管的制作方法，其特征在于，包括：形成半导体有源层；在所述半导体有源层上形成第一介质层；形成穿过所述第一介质层，且与所述半导体有源层接触的源电极和漏电极；形成穿过所述第一介质层，且与所述半导体有源层接触的栅电极；在所述第一介质层、所述源电极、所述漏电极、所述栅电极上形成第二介质层...

【专利技术属性】
技术研发人员：刘美华，孙辉，林信南，陈建国，
申请(专利权)人：北京大学，北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11