氮化镓异质结场效应晶体管的制作方法技术

本发明专利技术实施例提供一种氮化镓异质结场效应晶体管的制作方法。该方法包括：在硅衬底的表面上依次生长GaN介质层、AlGaN介质层、硅掺杂的GaN接触层和Si3N4介质层；对Si3N4介质层进行刻蚀；在露出的硅掺杂的GaN接触层和剩余的Si3N4介质层上表面沉积第一金属层；沿着露出的Si3N4介质层的表面的预定区域向下进行干法刻蚀；在栅极接触孔中沉积Si3N4介质层作为栅介质。本发明专利技术实施例通过在氮化铝镓AlGaN介质层上表面铺设硅掺杂的GaN接触层，避免AlGaN介质层直接与电极金属接触，减小了源极和漏极的欧姆接触电阻，从而减小了GaN HFET器件的导通电阻。

Method for manufacturing gallium nitride heterojunction field effect transistor

The embodiment of the invention provides a method for manufacturing a gallium nitride heterojunction field effect transistor. The method includes: GaN dielectric layer, AlGaN dielectric layer, silicon doped GaN contact layer and Si3N4 dielectric layer sequentially growing on the surface of a silicon substrate; etching the Si3N4 dielectric layer; a first metal layer is deposited on the surface of GaN contact layer and the exposed silicon doped Si3N4 dielectric layer remaining on the surface along the predetermined area; Si3N4 dielectric layer exposed to the downward dry etching; the gate contact as gate dielectric deposited Si3N4 dielectric layer in the hole. The embodiment of the invention by laying on the surface of the aluminum gallium nitride AlGaN dielectric layer on silicon doped GaN contact layer, AlGaN layer to avoid direct contact with the metal electrode, reducing the source and drain ohmic contact resistance, thereby reducing the GaN HFET device on resistance.

【技术实现步骤摘要】

本专利技术实施例涉及半导体领域，尤其涉及一种氮化镓异质结场效应晶体管的制作方法。
技术介绍
随着高效完备的功率转换电路和系统需求的日益增加，氮化镓异质结场效应晶体管GaNHFET已经成为功率器件中的研究热点，因为，氮化镓异质结场效应晶体管GaNHFET抑制结处形成高浓度、高迁移率的二维电子气,同时异质结对二维电子气具有良好的调节作用。但是通过现有技术制作的氮化镓异质结场效应晶体管GaNHFET的导通电阻较大，增大了GaNHFET器件的功率消耗。
技术实现思路
本专利技术实施例提供一种氮化镓异质结场效应晶体管的制作方法，以减小GaNHFET的导通电阻。本专利技术实施例的一个方面是提供一种氮化镓异质结场效应晶体管的制作方法，包括：在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；在所述栅介质的表面、所述露出的Si3N4介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀处理，以完成GaNHFET的制作。本专利技术实施例提供的氮化镓异质结场效应晶体管的制作方法，通过在氮化铝镓AlGaN介质层上表面铺设硅掺杂的GaN接触层，避免AlGaN介质层直接与电极金属接触，减小了源极和漏极的欧姆接触电阻，从而减小了GaNHFET器件的导通电阻。附图说明图1为本专利技术实施例提供的氮化镓异质结场效应晶体管的制作方法流程图；图2为执行本专利技术实施例制作过程中GaNHFET的剖面示意图；图3为执行本专利技术实施例制作过程中GaNHFET的剖面示意图；图4为执行本专利技术实施例制作过程中GaNHFET的剖面示意图；图5为执行本专利技术实施例制作过程中GaNHFET的剖面示意图；图6为执行本专利技术实施例制作过程中GaNHFET的剖面示意图；图7为执行本专利技术实施例制作过程中GaNHFET的剖面示意图；图8为执行本专利技术实施例制作过程中GaNHFET的剖面示意图。具体实施方式图1为本专利技术实施例提供的氮化镓异质结场效应晶体管的制作方法流程图。为了对本实施例中的方法进行清楚系统的描述，图2-图8为执行本专利技术实施例方法过程中氮化镓异质结场效应晶体管GaNHFET的剖面示意图，如图1所示，所述方法包括：步骤S101、在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；如图2所示，在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层，执行步骤S101后的GaNHFET的剖面示意图如图2所示，其中，硅衬底用20表示，GaN介质层用21表示，AlGaN介质层用22表示，硅掺杂的GaN接触层用23表示，Si3N4介质层用24表示。步骤S102、对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；在图2的基础上，对Si3N4介质层的第一区域和第二区域进行干法刻蚀，即通过干法刻蚀刻蚀掉第一区域和第二区域中的Si3N4介质层，且刻蚀掉第一区域中的Si3N4介质层后形成源端接触孔，刻蚀掉第二区域中的Si3N4介质层后形成漏端接触孔。执行步骤S102后的GaNHFET的剖面示意图如图3所示，其中，刻蚀掉第一区域中的Si3N4介质层后形成的源端接触孔用30表示，刻蚀掉第二区域中的Si3N4介质层后形成的漏端接触孔用31表示。步骤S103、在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；具体地，在露出的所述硅掺杂的GaN接触层23和剩余的所述Si3N4介质层24上表面沉积第一金属层，执行步骤S103后的GaNHFET的剖面示意图如图4所示，其中，沉积的第一金属层用25表示。在本专利技术实施例中，所述在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层之前，还包括：对所述露出的所述硅掺杂的GaN接触层的表面和剩余的所述Si3N4介质层的表面进行清洗。具体的，在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层之前，采用DHF+SC1+SC2方法对露出的所述硅掺杂的GaN接触层的表面和剩余的所述Si3N4介质层的表面进行清洗，其中，DHF表示用稀氟氢酸清洗，SC1表示标准化第一步清洗，SC2表示标准化第二步清洗，三次清洗的时间均为60s。优选的，所述第一金属层为欧姆接触金属，所述欧姆接触金属包括四层介质，所述四层介质按照从下到上的顺序依次为钛、铝、钛和氮化钛。具体的，采用磁控溅射镀膜工艺沉积第一金属层，第一金属层为欧姆接触金属，欧姆接触金属包括四层，第一层为钛，第二层为铝，第三层为钛，第四层为氮化钛，第一层钛的沉积量为第二层铝的沉积量为第三层钛的沉积量为第四层氮化钛的沉积量为并且从第一层到第四层的顺序与GaNHFET的剖面示意图中从下到上的顺序一致。步骤S104、对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；对第一金属层25的一部分进行光刻、刻蚀，以露出所述Si3N4介质层，未刻蚀掉的第一金属层25分别构成欧姆接触电极，该欧姆接触电极包括源极和漏极，执行步骤S104后的GaNHFET的剖面示意图如图5所示，其中，源极用27表示，漏极用26表示。所述对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极之后，还包括：在840℃的条件下，在N2氛围内退火30s，以便形成良好的欧姆接触的金属电极。所述对所述第一金属层进行光刻，包括：对所述第一金属层依次进行涂胶、曝光、显影。步骤S105、沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；在图5的基础上，沿着露出的所述Si3N4介质层24的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层22，该预定区域小于露出的所述Si3N4介质层24的表面区域，被刻蚀掉的所述Si3N4介质层24、所述硅掺杂的GaN接触层23和部分所述AlGaN介质层22形成栅极接触孔，执行步骤S105后的GaNHFET的剖面示意图如图6所示，其中，栅极接触孔用28表示。步骤S106、在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；在图6的基本文档来自技高网...

【技术保护点】
一种氮化镓异质结场效应晶体管的制作方法，其特征在于，包括：在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；在所述栅介质的表面、所述露出的Si3N4介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaN HFET的制作。

【技术特征摘要】
1.一种氮化镓异质结场效应晶体管的制作方法，其特征在于，包括：在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；在所述栅介质的表面、所述露出的Si3N4介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaNHFET的制作。2.根据权利要求1所述的方法，其特征在于，所述在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质...

【专利技术属性】
技术研发人员：刘美华，孙辉，林信南，陈建国，
申请(专利权)人：北京大学，北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11