用以提升集成电路设计的时序性能的方法及数据处理系统技术方案

一种用以提升集成电路设计的时序性能的方法及数据处理系统，该用以提升一集成电路设计的时序性能的方法包括：设定关于时序性能的多个既定参数及其对应参考指标；取得关于集成电路设计的一时序分析报告，其中集成电路设计包括多个路径且时序分析报告包括每一路径的一时序信息；根据时序信息，从路径中决定至少一关键路径；撷取至少一关键路径的既定参数的多个参数值，并根据参数值与对应参考指标，决定多个异常参数；根据异常参数，产生一诊断结果；以及根据诊断结果，产生一优化建议信息，从而根据优化建议信息提升至少一关键路径的时序性能。

Method for improving timing performance of integrated circuit design and data processing system

A data processing system and method to improve the timing performance of integrated circuit design, the method used to enhance the performance of a series of integrated circuit design includes: setting a plurality of timing performance parameters and the corresponding reference index established; a timing on the integrated circuit design analysis report, which includes a plurality of integrated circuit design a path and timing analysis report includes each path of temporal information; according to the timing information, determines at least one critical path from the path; a plurality of parameter extraction parameters are established at least one critical path value, and according to the parameter value and the reference index of the corresponding decision, a number of abnormal parameters; according to the abnormal parameters, generate a diagnosis results; and according to the diagnosis results, a optimization suggestion information, according to the timing information to improve the optimization suggestions for at least one critical path Performance.

【技术实现步骤摘要】
用以提升集成电路设计的时序性能的方法及数据处理系统
本专利技术有关于时序分析与诊断，尤指有关于用以提升一集成电路设计的时序性能的方法。
技术介绍
电子设计自动化合成工具(EDAtools)为当今半导体设计发展的重要辅助工具。在强调高效能电路设计的今日，电子设计自动化合成工具除了协助芯片设计者处理百万数量以上的晶体管外，更需要随着半导体制程技术及制作流程的演进，导入适当的演算法以提升电路效能同时降低产品开发成本。在设计实现过程中，在映射后需要对一个设计的实际功能块的延时和估计的布线延时进行时序分析，而在布局布线后，也要对实际布局布线的功能块延时和实际布线延时进行时序分析。传统的EDA工具可以提供关键路径的时序报告。然而，传统EDA工具仅能提供关键路径的时序报告供设计者参考，不能给出时序性能无法提升的原因，不能给出优化建议，当电路需要进行优化时，设计者需要人工逐条分析原因并进行手动修改优化，因此耗费大量时间与人力。因此，需要一种能自动分析时序无法提升原因并给出优化建议的方法。
技术实现思路
有鉴于此，本专利技术提供一种用以提升集成电路设计的时序性能的方法及其相关数据处理系统。本专利技术的一实施例提供一种用以提升一集成电路设计的时序性能的方法，上述方法包括下列步骤：设定关于时序性能的多个既定参数及其对应参考指标；取得关于上述集成电路设计的一时序分析报告，其中上述集成电路设计包括多个路径且上述时序分析报告包括每一上述路径的一时序信息；根据上述时序信息，从上述路径中决定至少一关键路径；撷取上述至少一关键路径的上述既定参数的多个参数值，并根据上述参数值与上述对应参考指标，决定多个异常参数；根据上述异常参数，产生一诊断结果；以及根据上述诊断结果，产生一优化建议信息，从而根据上述优化建议信息提升上述至少一关键路径的时序性能。本专利技术另一实施例提供一种数据处理系统，至少包括一储存单元以及一处理器。储存单元用以储存关于时序性能的多个既定参数及其对应参考指标。处理器耦接于储存单元，用于取得关于一集成电路设计的一时序分析报告，其中上述集成电路设计包括多个路径且上述时序分析报告包括每一上述路径的一时序信息，根据上述时序信息，从上述路径中决定至少一关键路径，撷取上述至少一关键路径的上述既定参数的多个参数值，并根据上述参数值与上述对应参考指标，决定多个异常参数，根据上述异常参数，产生一诊断结果；以及根据上述诊断结果，产生一优化建议信息，从而根据上述优化建议信息提升上述至少一关键路径的时序性能。本专利技术的上述方法可经由本专利技术的装置或系统来实施，其为可执行特定功能的硬件或固件，亦可以通过程序码方式收录于一纪录介质中，并结合特定硬件来实施。当程序码被电子装置、处理器、计算机或机器载入且执行时，电子装置、处理器、计算机或机器变成用以实行本专利技术的装置或系统。附图说明图1为根据本专利技术实施例的数据处理系统的硬件架构示意图。图2为根据本专利技术实施例的数据处理系统的软件架构示意图。图3显示本专利技术一实施例的用以提升集成电路设计的时序性能的方法的流程图。图4显示本专利技术另一实施例的用以提升集成电路设计的时序性能的方法的流程图。图5A为根据本专利技术实施例的优化工具分析参数提取的示意图。图5B为根据本专利技术实施例的优化工具分析参数与参考指标的分析数据示意图。图5C为根据本专利技术实施例的优化工具分析参数的分析数据示意图。图6为根据本专利技术实施例的逻辑设计分析参数的分析数据示意图。图7为根据本专利技术另一实施例的优化工具分析参数的示意图。其中，附图中符号的简单说明如下：100～数据处理系统；110～储存装置；120～处理器；130～显示装置；210～关键路径撷取模块；220～参数撷取模块；230～优化建议信息产生模块；S302、S304、S306、S308、S310～步骤；S402、S404、S406、S408、S410、S412、S414、S416～步骤；以及502、504、512、514、602、604、606～参数数据。具体实施方式为让本专利技术的目的、特征和优点能更明显易懂，特举出下文实施例，并配合所附图式，作详细说明如下。注意的是，本章节所叙述的实施例目的在于说明本专利技术的实施方式而非用以限定本专利技术的保护范围，任何熟悉此项技术的人员，在不脱离本专利技术的精神和范围内，当可做些许更动与润饰，因此本专利技术的保护范围当权利要求书所界定的为准。应理解下列实施例可经由软件、硬件、固件或上述的任意组合来实现。本专利技术实施例提供一种数字集成电路设计中关键路径时序性能参数提取、原因诊断与优化建议的自动化方法，可自动从时序报告以及数据库中提取所需参数，进而自动诊断关键路径时序性能无法提升的原因，找出时序性能提升瓶颈并自动给出优化建议。图1显示根据本揭露一实施例的数据处理系统100的硬件架构示意图。于一些实施例中，数据处理系统100可为桌上型计算机、一体成型(All-In-One，AIO)计算机、一般笔电、触控笔电或一可携式装置或手持装置，例如是数字个人助理(PDA)、智能手机(smartphone)、平板计算机(tablet)、移动电话、移动互联网装置(MobileInternetDevice,MID)、笔记型计算机、车用计算机、数字相机、数字介质播放器、游戏装置或任何类型的移动计算装置，然而，本领域技术人员应可理解本专利技术并不限于此。如图1所示，数据处理系统100的硬件架构可至少包括储存装置110、处理器120以及显示装置130。储存装置110为非暂态(non-transitory)的计算机可读取储存介质，可为非易失性储存介质(例如：只读存储器(Read-OnlyMemory，ROM)、闪存(Flashmemory)、硬盘、光盘等)、易失性储存介质(例如：随机存取存储器(RadomAccessMemory，RAM))或两者的任意组合，用以储存相关数据，例如运算过程中的中间数据及执行结果数据等。储存装置110也可用以储存可供处理器120执行的指令集及/或程序码程序模块。一般而言，程序模块包含常序(routines)、程序(program)、物体(object)、元件(component)等。储存装置110还可储存有所需的各项数据，例如：各参数及其参考指标以及包括各项参考优化建议的知识库等等。其中，上述参数为可能对时序性能造成影响的参数集合，而知识库则包括各种异常原因所对应的一组参考优化建议。于本专利技术中，可事先根据经验统计出可能影响时序性能的众多参数，并且根据各参数所表示的异常原因，根据以往设计经验或经由机器学习提出解决异常原因的可行方案作为参考优化建议，以建构产生上述知识库。具体的参数及其参考指标、以及参考优化建议的细节请参见以下的实施例的说明。处理器120耦接至储存装置110与显示装置130，可从储存装置110中载入并执行指令集及/或程序码，以控制储存装置110与显示装置130的运作来执行本专利技术所述的用以提升时序性能的方法。处理器120可为通用处理器、微处理器(Micro-ControlUnit，MCU)、图形处理器(GraphicsProcessingUnit,GPU)或数字信号处理器(DigitalSignalProcessor，DSP)等，用以提供数据分析、处理及运算的功能。上述用以提升时序性能的本文档来自技高网...

【技术保护点】
一种用以提升集成电路设计的时序性能的方法，其特征在于，上述方法包括下列步骤：设定关于时序性能的多个既定参数及其对应参考指标；取得关于上述集成电路设计的时序分析报告，其中上述集成电路设计包括多个路径且上述时序分析报告包括每一上述路径的时序信息；根据上述时序信息，从上述路径中决定至少一关键路径；撷取上述至少一关键路径的上述既定参数的多个参数值，并根据上述参数值与上述对应参考指标，决定多个异常参数；根据上述异常参数，产生诊断结果；以及根据上述诊断结果，产生优化建议信息，从而根据上述优化建议信息提升上述至少一关键路径的时序性能。

【技术特征摘要】
1.一种用以提升集成电路设计的时序性能的方法，其特征在于，上述方法包括下列步骤：设定关于时序性能的多个既定参数及其对应参考指标；取得关于上述集成电路设计的时序分析报告，其中上述集成电路设计包括多个路径且上述时序分析报告包括每一上述路径的时序信息；根据上述时序信息，从上述路径中决定至少一关键路径；撷取上述至少一关键路径的上述既定参数的多个参数值，并根据上述参数值与上述对应参考指标，决定多个异常参数；根据上述异常参数，产生诊断结果；以及根据上述诊断结果，产生优化建议信息，从而根据上述优化建议信息提升上述至少一关键路径的时序性能。2.根据权利要求1所述的方法，其特征在于，上述异常参数包括第一参数，上述既定参数包括上述第一参数以及关联上述第一参数的多个第二参数，并且上述根据上述异常参数产生上述诊断结果的步骤还包括：产生对应上述第二参数的多个分析信息；以及根据上述分析信息，产生相应上述第一参数的上述诊断结果。3.根据权利要求1所述的方法，其特征在于，上述异常参数包括工艺库分析参数、逻辑设计分析参数以及优化工具分析参数，上述工艺库分析参数与上述集成电路设计所用工艺库的特性有关，上述逻辑设计分析参数与上述集成电路设计的逻辑设计有关，上述优化工具分析参数与EDA工具有关。4.根据权利要求3所述的方法，其特征在于，还包括：根据上述工艺库分析参数，产生基于上述集成电路设计的工艺库优化的上述优化建议信息。5.根据权利要求3所述的方法，其特征在于，还包括：根据上述逻辑设计分析参数，产生基于上述集成电路设计的逻辑设计优化的上述优化建议信息。6.根据权利要求3所述的方法，其特征在于，还包括：根据上述优化工具分析参数，产生基于上述EDA工具角度的上述优化建议信息。7.根据权利要求1所述的方法，其特征在于，上述既定参数包括以下数据至少一者：总线长数据、前后级逻辑级数差值数据、过渡时间数据、单元密度数据、布线阻塞程度数据、时钟偏差数据、片上波动数据、串扰延时数据以及最大驱动能力单元比例数据。8.根据权利要求1所述的方法，其特征在于，上述既定参数包括第一参数，并且上述根据上述参数值与上述对应参考指标，决定上述异常参数的步骤还包括：比对上述第一参数的第一参数值是否超过上述第一参数的第一对应参考指标；以及若是，决定上述第一参数为上述异常参数。9.一种数据处理系统，其特征在于，至...

【专利技术属性】
技术研发人员：耿保林，林哲民，李翊，李冰，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海,31