封装基板制造技术

本发明专利技术公开了一种封装基板，其包括：一第一电路层，包含至少一第一金属走线、至少一第一金属柱状物及一围绕该至少一第一金属走线与该至少一第一金属柱状物的第一介电材料；以及一第二电路层，设置于该第一电路层上并包含至少一第二金属走线、至少一第二金属柱状物及一围绕该至少一第二金属走线与该至少一第二金属柱状物的第二介电材料；其中，该第一介电材料与该第二介电材料皆包含二氧化硅、环氧树酯及环氧树酯以外的高分子材料，且该第二介电材料的二氧化硅含量百分比大于该第一介电材料的二氧化硅含量百分比。

Package substrate

The invention discloses a packaging substrate, which comprises a first circuit layer, comprising at least a first metal wire, at least a first metal column and a first dielectric material surrounding the at least one first metal wire and the at least a first metal column; and a second circuit layer set in the first circuit layer and includes at least a second metal line, at least a second metal column and a surrounding the at least a second metal wire and at least one of the second pillars of the second metal dielectric material; wherein, the first dielectric material and the second dielectric material consists of polymer materials outside of silica, epoxy resin and epoxy resin, the percentage content of silica and the second dielectric material is greater than the percentage of silica content of the first dielectric material.

【技术实现步骤摘要】
封装基板
本专利技术涉及一种封装基板，特别是关于具有多个电路层的封装基板。
技术介绍
新一代的电子产品不仅追求轻薄短小，更朝多功能与高性能的方向发展，因此，集成电路(IntegratedCircuit，简称IC)技术不断地高密度化与微型化，以在有限的芯片空间内容纳更多的电子元件，而其后端的封装基板及其构装技术亦随之进展，以符合此新一代的电子产品趋势。对于具有多层电路的封装基板而言，各电路层除了金属走线之外，还会包含介电材料，其用以电性隔离电路层与电路层之间的金属走线；然而，不同的电路层常会采用不同的介电材料，因此会有因介电材料之间的材料特性不匹配而引起封装基板发生弯翘或板翘(Warpage)问题。为了解决这一问题，现有技术有采用保留附加电路板(Carrier)不予去除、增加各电路层的介电材料的厚度或在封装基板最外层额外增加防焊层(Soldermask)等方式，但如此会导致封装基板增厚以及制作成本提高等；因此，有必要发展新的封装基板技术，以解决上述问题。
技术实现思路
为了达到上述目的，本专利技术提供了一种封装基板，其包括：一第一电路层，包含至少一第一金属走线、至少一第一金属柱状物及一围绕该至少一第一金属走线与该至少一第一金属柱状物的第一介电材料；以及一第二电路层，设置于该第一电路层上，并包含至少一第二金属走线、至少一第二金属柱状物及一围绕该至少一第二金属走线与该至少一第二金属柱状物的第二介电材料；其中，该第一介电材料与该第二介电材料皆包含二氧化硅、环氧树酯及环氧树酯以外的高分子材料，且该第二介电材料的二氧化硅含量百分比大于该第一介电材料的二氧化硅含量百分比。在一实施例中，该第一介电材料的二氧化硅含量百分比介于65％与85％之间，该第二介电材料的二氧化硅含量百分比介于70％与90％之间；或是该第一介电材料的二氧化硅含量百分比介于65％与75％之间，该第二介电材料的二氧化硅含量百分比介于75％与90％之间。在一实施例中，该至少一第一金属柱状物设置于该至少一第一金属走线，该至少一第二金属柱状物设置于该至少一第二金属走线。在一实施例中，该第一电路层进一步包括一电路芯片，且该第一介电材料围绕该电路芯片。在一实施例中，该封装基板进一步包括：一第三导电层，包含至少一第三金属走线及围绕该至少一第三金属走线的一第三介电材料，该第三介电材料包含二氧化硅、环氧树酯及环氧树酯以外的高分子材料，且该第三介电材料的二氧化硅含量百分比大于该第一介电材料的二氧化硅含量百分比，该第三介电材料的二氧化硅含量百分比大于该第二介电材料的二氧化硅含量百分比。附图说明图1为本专利技术第一实施例的封装基板的剖面示意图；图2为本专利技术第二实施例的封装基板的剖面示意图；图3为本专利技术第三实施例的封装基板的剖面示意图。附图标记说明：100-封装基板；120-第一电路层；121～124-第一金属走线；125～126-第一金属柱状物；127-第一介电材料；130-第二电路层；131～134-第二金属走线；135～138-第二金属柱状物；139-第二介电材料；140-第一电路芯片；141、142-导电接脚；150-第二电路芯片；151～154-导电接脚；110-印刷电路板；111～114-锡球；160-第三电路层；161～164-第三金属走线；165～166-第三金属柱状物；167-第三介电材料。具体实施方式为对本专利技术的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本专利技术的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。在各个实施例的说明中，当一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；所谓「直接地」指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述以图式为基准进行说明，但亦包含其他可能的方向转变。所谓「第一」、「第二」、及「第三」用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。图1为本专利技术第一实施例的封装基板100的剖面示意图。该封装基板100包含：一第一电路层120及一第二电路层130。该第一电路层120包含第一金属走线121～124、第一金属柱状物125～126及第一介电材料127，且该第二电路层130包含第二金属走线131～134、第二金属柱状物135～138及第二介电材料139。该多条第一金属走线121～124形成该封装基板100在该第一电路层120内的电路布局，该多条第二金属走线131～134则形成该封装基板100在该第二电路层130内的电路布局；如图2所示，该多条第一金属走线121～124可说是该封装基板100的下层或外层电路，该多条第二金属走线131～134可说是其上层或内层电路。该多个第一金属柱状物125～126可直接设置于该多条第一金属走线121～124上，该多个第二金属柱状物155～138可直接设置于该多条第二金属走线131～134上，且该多个金属柱状物125～126、135～138可为导电铜柱、铝柱、镍柱、锡柱或合金柱，较佳为铜柱；该多个第一金属柱状物125～126用以电性连接该第一电路层120与该第二电路层130，该多个第二金属柱状物135～138用以将该第二电路层130电性连接至外部电路或更上层的电路层(图未示)。该第一介电材料127围绕该多条第一金属走线121～124与该多个第一金属柱状物125～126，用以使该第一电路层120具有完整的结构，并电性隔离该第一电路层120与该第二电路层130之间的金属走线121～124与131～134；该第二介电材料139围绕该多条第二金属走线131～134与该多个第二金属柱状物135～138，用以使该第二电路层130具有完整的结构，并使该第二电路层130与更上层的电路保持电性隔离。此外，一绝缘保护层(图未示)可设置于该封装基板100的最上层或最下层，用以保护该封装基板100免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。由于现有技术在不同的电路层常会采用不同的介电材料，从而造成封装基板制成品发生弯翘或板翘的问题，因此本实施例将采用相同材质成分的该第一介电材料127与该第二介电材料139，例如，其皆包含二氧化硅、环氧树酯及环氧树酯以外的高分子材料，而主要差异在于两者的二氧化硅含量百分比不同，以解决上述封装基板弯翘问题。在本实施例中，该第一介电材料127的二氧化硅含量百分比介于65％与85％之间，该第二介电材料139的二氧化硅含量百分比介于70％与90％之间，且该第二介电材料139的二氧化硅含量百分比大于该第一介电材料127的二氧化硅含量百分比；较佳的，该第一介电材料127的二氧化硅含量百分比介于65％与75％之间，该第二介电材料139的二氧化硅含量百分比介于75％与90％之间。对于如图1所示的封装基板100，以下针对不同二氧化硅含量百分比的该第一介电材料127与该第二介电材料139的组合进行其所导致的板翘(Warpage)测量分析。样品群组1位于该封装基板100外层的该第一电路层120的厚度为65m、且其所含的该第一介电材料127本文档来自技高网...

【技术保护点】
一种封装基板，其特征在于，包括：一第一电路层，包含至少一第一金属走线、至少一第一金属柱状物及一围绕该至少一第一金属走线与该至少一第一金属柱状物的第一介电材料；以及一第二电路层，设置于该第一电路层上并包含至少一第二金属走线、至少一第二金属柱状物及一围绕该至少一第二金属走线与该至少一第二金属柱状物的第二介电材料；其中，该第一介电材料与该第二介电材料皆包含二氧化硅、环氧树酯及环氧树酯以外的高分子材料，且该第二介电材料的二氧化硅含量百分比大于该第一介电材料的二氧化硅含量百分比。

【技术特征摘要】
2016.03.08 TW 1051070721.一种封装基板，其特征在于，包括：一第一电路层，包含至少一第一金属走线、至少一第一金属柱状物及一围绕该至少一第一金属走线与该至少一第一金属柱状物的第一介电材料；以及一第二电路层，设置于该第一电路层上并包含至少一第二金属走线、至少一第二金属柱状物及一围绕该至少一第二金属走线与该至少一第二金属柱状物的第二介电材料；其中，该第一介电材料与该第二介电材料皆包含二氧化硅、环氧树酯及环氧树酯以外的高分子材料，且该第二介电材料的二氧化硅含量百分比大于该第一介电材料的二氧化硅含量百分比。2.根据权利要求1所述的封装基板，其特征在于，该第一介电材料的二氧化硅含量百分比介于65％与85％之间，该第二介电材料的二氧化硅含量百分比介于70％与90％之间。3.根据权利要求1所述的封装基板，其特征在于，该第一介电材料的二氧...

【专利技术属性】
技术研发人员：许哲玮，许诗滨，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾,71