基板结构和制造方法技术

半导体封装。实现可以包括基板，其包括与电绝缘层耦合的金属底板和在与耦合到金属底板的电绝缘层的表面相对的电绝缘层的表面上耦合到电绝缘层的多个金属迹线。多个金属迹线可以包括至少两个不同的迹线厚度，其中迹线厚度是垂直于与金属底板耦合的电绝缘层的表面测量的。封装可以包括至少一个耦合到基板的半导体器件、封装功率电子器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。

【技术实现步骤摘要】
【国外来华专利技术】基板结构和制造方法对相关申请的交叉引用本申请是Lin等人于2014年11月6日提交的、现在未决的、申请序列号为14/534,482、标题为“SubstrateStructuresandMethodsofManufacture”的较早美国技术专利申请的部分继续申请，该申请的公开内容通过引用被完整地结合于此。
本文档的各方面一般涉及用于半导体集成电路部件的基板结构。更具体的实现涉及用于功率模块的基板结构。
技术介绍
用于半导体集成电路(诸如功率模块)的基板结构用于路由集成电路内部和外部的部件并使热量消散。直接接合铜(DBC)基板包括陶瓷层，其中铜层接合到一面或两面。绝缘金属基板(IMS)基板包括由薄的介电层(通常基于环氧树脂的层)和铜层覆盖的金属底板(baseplate)。
技术实现思路
半导体封装的实现可以包括：基板，其包括与电绝缘层耦合的金属底板和在与耦合到金属底板的电绝缘层的表面相对的电绝缘层的表面上耦合到电绝缘层的多个金属迹线。多个金属迹线可以包括至少两个不同的迹线厚度，其中迹线厚度是垂直于与金属底板耦合的电绝缘层的表面测量的。封装可以包括至少一个耦合到基板的半导体器件、封装功率电子器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。半导体封装的实现可以包括以下中的一个、全部或任何一个：多个金属迹线中的每一个可以包括铜。金属迹线中的每个金属迹线可以包括镀覆到金属迹线的第二表面上的镍层、金层或镍和金层。电绝缘层可以包括环氧树脂。电绝缘层可以是绝缘金属基板(IMS)。基板可以是直接接合铜(DBC)基板。多个金属迹线可以包括两层或更多层，其中所述两层或更多层中的每一层具有与每个其它层的横截面宽度不同的横截面宽度。至少一个封装电连接器可以是从模制化合物延伸出的销(pin)。用于半导体器件的半导体封装的实现可以包括：基板，其包括金属底板，金属底板包括第一表面和与第一表面相对的第二表面；以及电绝缘层，其包括耦合到金属底板的第二表面的第一表面，其中电绝缘层具有与电绝缘层的第一表面相对的第二表面。封装还可以包括在金属迹线的第一表面处耦合到电绝缘层的第二表面的多个金属迹线，其中每个金属迹线具有与金属迹线的第一表面相对的第二表面。金属迹线中的至少一个可以具有沿着垂直于金属底板的第二表面的方向测量的、比也沿着垂直于金属底板的第二表面的方向测量的另一个金属迹线的厚度更大的厚度。封装还可以包括耦合到基板的半导体器件、封装半导体器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。半导体封装的实现可以包括以下中的一个、全部或任何一个：多个金属迹线中的每个金属迹线可以包括铜。金属迹线中的每一个可以包括镀覆到金属迹线的第二表面上的镍层、金层或镍和金层。电绝缘层可以包括环氧树脂。电绝缘层可以是IMS。基板可以是DBC基板。多个金属迹线可以包括两层或更多层，其中所述两层或更多层中的每一层具有与每个其它层的横截面宽度不同的横截面宽度。至少一个封装电连接器可以是从模制化合物延伸出的销。形成半导体封装的方法的实现可以包括提供具有与第二表面相对的第一表面的电绝缘层、将第一铜层镀覆在电绝缘层的第二表面上、对第一铜层进行图案化、以及通过蚀刻穿过第一铜层的暴露部分在第一铜层中形成迹线。该方法还可以包括将第二铜层镀覆到第一铜层中的迹线上、对第二铜层进行图案化、以及通过蚀刻穿过第二铜层的暴露部分在第二铜层中形成与第一铜层中的迹线对应的迹线。该方法还可以包括将至少一个半导体器件与第二铜层中的迹线中的至少一个迹线接合、用模制化合物封装至少一个半导体器件、以及将至少一个封装电连接器与第一铜层和第二铜层接合。第二铜层的迹线的宽度可以比第一铜层的迹线的宽度薄偏移距离。该方法的实现可以包括以下中的一个、全部或任何一个：该方法还可以包括将第三铜层镀覆到第二铜层中的迹线上、对第三铜层进行图案化、通过蚀刻穿过第三铜层的暴露部分在第三铜层中形成与第二铜层中的迹线对应的迹线、以及将至少一个半导体器件与第三铜层中的至少一个迹线接合。第三铜层的迹线的宽度可以比第二铜层的迹线的宽度薄偏移距离。第一铜层和第二铜层可以具有垂直于电绝缘层的第二表面测量的不同厚度。该方法还可以包括在电绝缘层的第一表面上镀覆第一铜层、对第一铜层进行图案化、去除第一铜层的暴露部分、将第二铜层镀覆在第一铜层上、对第二铜层进行图案化、以及去除第二铜层的暴露部分。从电绝缘层的边缘到第一铜层的边缘的距离可以小于从电绝缘层的边缘到第二铜层的边缘的距离。根据具体实施方式和附图以及根据权利要求，前述和其它方面、特征和优点对于本领域普通技术人员将是显而易见的。附图说明以下将结合附图描述实现，附图中相同的标号表示相同的元素，并且：图1是绝缘金属基板(IMS)的实现的横截面视图。图2是IMS的另一种实现的横截面视图；图3是直接接合铜(DBC)基板的实现的横截面视图；图4是DBC基板的另一种实现的横截面视图；图5是其上具有光致抗蚀剂层的铜层的横截面视图；图6是图5的元件的横截面视图，其中在光致抗蚀剂层中的一个层中形成图案；图7是图6的元件的横截面视图，其中图案被蚀刻到铜层中；图8是图7的铜层的横截面视图，其中光致抗蚀剂层被去除；图9是图8的铜层、介电层和IMS的金属底板在耦合到一起之前的横截面视图；图10是图9的元件耦合在一起的横截面视图；图11是图11的元件的横截面视图，其中镍镀覆在铜层顶上；图12是图11的元件的横截面视图，其中光致抗蚀剂的第一层放置在镀镍顶上；图13是图12的元件的横截面视图，其中在光致抗蚀剂层中形成图案；图14是图12的元件的横截面视图，其中镀镍和铜层已经以第一层光致抗蚀剂中的图案被蚀刻穿过，并且第一层光致抗蚀剂然后被去除；图15是其上放置有第二层光致抗蚀剂的图14的元件的横截面视图；图16是图15的元件的横截面视图，其中在第二层光致抗蚀剂中形成图案；图17是图16的元件的横截面视图，其中镀镍和铜层已经以第二层光致抗蚀剂中的图案被蚀刻穿过，并且第二层光致抗蚀剂然后被去除；图18是其上具有图案的图8的铜层、具有互补图案的陶瓷层和DBC基板的金属底板在耦合到一起之前的横截面视图；图19是图18的元件耦合在一起的横截面视图；图20是图19的元件的横截面视图，其中镍层镀覆在铜层上；图21是图20的元件的横截面视图，其中第一层光致抗蚀剂放置在镀镍顶上；图22是图21的元件的横截面视图，其中在第一层光致抗蚀剂中形成图案；图23是图22的元件的横截面视图，其中镍和铜层已经以第一层光致抗蚀剂中的图案被蚀刻穿过，并且第一层光致抗蚀剂被去除；图24是其上放置有第二层光致抗蚀剂的图23的元件的横截面视图；图25是图24的元件的横截面视图，其中在第二层光致抗蚀剂中形成图案；图26是图25的元件的横截面视图，其中镍和铜层已经以第二层光致抗蚀剂中的图案被蚀刻穿过，并且第二层光致抗蚀剂已被去除；图27是具有放大的铜层、第一介电层、陶瓷层、第二介电层和金属底板的基板实现的横截面特写视图。图28是用较小放大率示出的图27的元件的横截面视图；图29是其上具有图案的图8的铜层、第一介电层、具有与铜层互补的图案的陶瓷层、第二介电层和功率电子基板的金属底板在这些元件完全耦合在一起之前的横截本文档来自技高网...

【技术保护点】
一种用于半导体器件的半导体封装，所述封装包括：基板，包括：与电绝缘层耦合的金属底板；以及在与耦合到所述金属底板的所述电绝缘层的表面相对的所述电绝缘层的表面上耦合到所述电绝缘层的多个金属迹线；其中所述多个金属迹线包括至少两个不同的迹线厚度，其中所述迹线厚度是垂直于与所述金属底板耦合的电绝缘层的表面测量的；以及至少一个半导体器件，所述至少一个半导体器件耦合到所述基板；模制化合物，所述模制化合物封装功率电子器件和所述基板的至少一部分；以及至少一个封装电连接器，所述至少一个封装电连接器与所述基板耦合。

【技术特征摘要】
【国外来华专利技术】2014.11.06 US 14/534,482;2015.08.03 US 14/816,5201.一种用于半导体器件的半导体封装，所述封装包括：基板，包括：与电绝缘层耦合的金属底板；以及在与耦合到所述金属底板的所述电绝缘层的表面相对的所述电绝缘层的表面上耦合到所述电绝缘层的多个金属迹线；其中所述多个金属迹线包括至少两个不同的迹线厚度，其中所述迹线厚度是垂直于与所述金属底板耦合的电绝缘层的表面测量的；以及至少一个半导体器件，所述至少一个半导体器件耦合到所述基板；模制化合物，所述模制化合物封装功率电子器件和所述基板的至少一部分；以及至少一个封装电连接器，所述至少一个封装电连接器与所述基板耦合。2.如权利要求1所述的封装，其中所述多个金属迹线中的每个金属迹线包括铜。3.如权利要求1所述的封装，其中所述金属迹线中的每个金属迹线包括镀覆到所述金属迹线的所述第二表面上的镍层、金层以及镍层和金层之一。4.如权利要求1所述的封装，其中所述电绝缘层包括环氧树脂。5.如权利要求1所述的封装，其中所述电绝缘层是绝缘金属基板(IMS)。6.如权利要求1所述的封装，其中所述基板是直接接合铜(DBC)基板。7.如权利要求1所述的封装，其中所述多个金属迹线包括两层或更多层，其中所述两层或更多层中的每层具有与每个其它层的横截面宽度不同的横截面宽度。8.如权利要求1所述的封装，其中所述至少一个封装电连接器是从所述模制化合物延伸出的销。9.一种功率电子基板，包括：金属底板，包括第一表面和与所述第一表面相对的第二表面；电绝缘层，包括耦合到所述金属底板的所述第二表面的第一表面，所述电绝缘层具有与所述电绝缘层的所述第一表面相对的第二表面；多个金属迹线，每个金属迹线在所述金属迹线的第一表面处耦合到所述电绝缘层的所述第二表面，每个金属迹线具有与所述金属迹线的所述第一表面相对的第二表面；其中所述金属轨迹中的至少一个金属轨迹具有沿着垂直于所述金属底板的所述第二表面的方向测量的、比也沿着垂直于所述金属底板的所述第二表面的方向测量的另一个金属迹线的厚度更大的厚度。10.如权利要求9所述的功率电子基板，其中所述金属迹线中的至少一个包括沿着垂直于所述金属底板的所述第二表面的方向测量的两个不同大小的厚度。11.如权利要求9所述的功率电子基板，其中所述多个金属迹线中的每个金属迹线包括铜。12.如权利要求9所述的功率电子基板，其中所述金属迹线中的每个金属迹线包括镀覆到所述金属迹线的所述第二表面上的镍层。13.如权利要求9所述的功率电子基板，其中所述电绝缘层包括环氧树脂。14.一种形成半导体封装的方法，包括：提供具有与第二表面相对的第一表面的电绝缘层；将第一铜层镀覆到所述电绝缘层的所述第二表面上；对第一铜层进行图案化；通过蚀刻穿过所述第一...

【专利技术属性】
技术研发人员：林育圣，高草木贞道，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国,US