一种低压工艺中的高压NMOS晶体管制造技术

本发明专利技术提供了一种低压工艺中的高压NMOS晶体管，属于半导体集成电路技术领域。该晶体管包括：P型衬底PSUB、N型阱NWELL、第一N型掺杂N+1、第二N型掺杂N+2和多晶硅POLY；本发明专利技术在传统的低压NMOS晶体管的基础上，在第二N型掺杂N+2的外围增加了N型阱NWELL，使得第二N型掺杂N+2不直接与P型衬底PSUB接触。由于二极管的掺杂特性，第二N型掺杂N+2与P型衬底PSUB形成的寄生PN结二极管的反向击穿电压远低于N型阱NWELL与P型衬底PSUB形成的寄生PN结二极管的反向击穿电压，这样就使得器件的漏极D比低压器件的漏极能够承受更高的电压，符合很多高压场合的应用要求。

【技术实现步骤摘要】
一种低压工艺中的高压NMOS晶体管
本专利技术属于半导体集成电路
，具体涉及一种低压工艺中的高压NMOS晶体管。
技术介绍
目前在电源管理芯片等产品中，为了节约面积，数字电路部分常常需要用到低压器件，而为了更好的耐压，模拟电路部分则需要用到高压器件。所以，在很多芯片上，需要同时集成高压器件和低压器件。为了应对这种趋势，目前传统的做法是在低压工艺的基础上，引入了高压工艺。高压工艺，需要在低压工艺的基础上，增加高压的P型注入层、N型注入层、高压的P阱、高压N阱等多层掩模板，这大大提高了芯片的成本，增加了芯片的制作流程，延长了芯片的产出时间。
技术实现思路
为解决现有高压工艺导致芯片成本过高、产出时间过长的技术问题，本专利技术提供了一种低压工艺中的高压NMOS晶体管。一种低压工艺中的高压NMOS晶体管，包括：P型衬底PSUB、N型阱NWELL、第一N型掺杂N+1、第二N型掺杂N+2和多晶硅POLY；P型衬底PSUB位于最下方；N型阱NWELL、第一N型掺杂N+1和第二N型掺杂N+2都做在P型衬底PSUB上；第一N型掺杂N+1位于P型衬底PSUB的左上方；第二N型掺杂N+2位于P型衬底PS本文档来自技高网...

【技术保护点】
一种低压工艺中的高压NMOS晶体管，其特征在于，包括：P型衬底PSUB、N型阱NWELL、第一N型掺杂N+1、第二N型掺杂N+2和多晶硅POLY；P型衬底PSUB位于最下方；N型阱NWELL、第一N型掺杂N+1和第二N型掺杂N+2都做在P型衬底PSUB上；第一N型掺杂N+1位于P型衬底PSUB的左上方；第二N型掺杂N+2位于P型衬底PSUB的右上方，与第一N型掺杂N+1左右对称；N型阱NWELL将第二N型掺杂N+2包围，使其不与P型衬底PSUB直接接触；在第一N型掺杂N+1和第二N型掺杂N+2的间隙的正上方，是层多晶硅POLY，它是器件的栅极G；第一N型掺杂N+1是器件的源极S；第二N型掺杂N...

【技术特征摘要】
1.一种低压工艺中的高压NMOS晶体管，其特征在于，包括：P型衬底PSUB、N型阱NWELL、第一N型掺杂N+1、第二N型掺杂N+2和多晶硅POLY；P型衬底PSUB位于最下方；N型阱NWELL、第一N型掺杂N+1和第二N型掺杂N+2都做在P型衬底PSUB上；第一N型掺杂N+1位于P型衬底PSUB的左上方；第二...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43