半导体装置制造方法及图纸

半导体装置100包括：栅电极126，配置于沟槽122内，并且，在侧壁的部分经由栅极绝缘膜124与p型基极区域116相对；屏蔽电极130，配置于沟槽122内，并且，位于栅电极126与沟槽122的槽底之间；沟槽22内的电气绝缘区域128，在栅电极126与屏蔽电极130之间扩展，并且进一步地沿沟槽122的侧壁以及槽底扩展后将屏蔽电极130从侧壁以及槽底处隔开；以及源电极134，将n+型源极区域118与屏蔽电极130电气连接，其中，屏蔽电极130具有：高电阻区域130a，位于n+型漏极区域112一侧；以及低电阻区域130，位于栅电极126一侧。能够抑制振铃以及浪涌电压、抑制错误运行以及防止开关损耗增大。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及半导体装置。
技术介绍
以往，具有被称为栅极屏蔽(ShieldGate)构造的半导体装置已被普遍认知(例如，参照专利文献1)。以往的半导体装置900如图20(a)所示，包括：半导体基体910，包含：n+型漏极区域912、n-型漂移区域914、p型基极区域916、以及n+型源极区域918；沟槽(Trench)922，具有：被形成在半导体基体910内，并且与n-型漂移区域914相邻接的槽底、以及与p型基极区域916以及n-型漂移区域914相邻接的侧壁，且从平面上看被形成为条纹(Stripe)状；栅电极926，被配置在沟槽922内，并且在侧壁部分处经由绝缘膜924与p型基极区域916相对；屏蔽电极930，被配置在沟槽922内，并且位于栅电极926与沟槽922的槽底之间；沟槽922内的电气绝缘区域928，在栅电极926与沟槽922的槽底之间扩展，并且进一步沿沟槽922的侧壁以及槽底扩展后使屏蔽电极930从侧壁以及槽底处隔开；源电极934，被形成在半导体基体910的上方，并且将源电极918与屏蔽电极930电气连接；以及漏电极936，与n+型漏极区域912相邻接后被形成本文档来自技高网...

【技术保护点】
一种半导体装置，包括：半导体基体，含有：第一导电型漏极区域、与所述漏极区域相邻接的第一导电型漂移区域、与所述漂移区域相邻接的第二导电型基极区域、以及与所述基极区域相邻接的第一导电型源极区域；沟槽，形成于所述半导体基体内，具有与所述漂移区域相邻接的槽底、以及与所述基极区域和所述漂移区域相邻接的侧壁，并且从平面上看被形成为条纹状；栅电极，配置于所述沟槽内，并且，在所述侧壁的部分经由栅极绝缘膜与所述基极区域相对；屏蔽电极，配置于所述沟槽内，并且，位于所述栅电极与所述沟槽的所述槽底之间；所述沟槽内的电气绝缘区域，在所述栅电极与所述屏蔽电极之间扩展，并且进一步地沿所述沟槽的所述侧壁以及所述槽底扩展后将所...

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：半导体基体，含有：第一导电型漏极区域、与所述漏极区域相邻接的第一导电型漂移区域、与所述漂移区域相邻接的第二导电型基极区域、以及与所述基极区域相邻接的第一导电型源极区域；沟槽，形成于所述半导体基体内，具有与所述漂移区域相邻接的槽底、以及与所述基极区域和所述漂移区域相邻接的侧壁，并且从平面上看被形成为条纹状；栅电极，配置于所述沟槽内，并且，在所述侧壁的部分经由栅极绝缘膜与所述基极区域相对；屏蔽电极，配置于所述沟槽内，并且，位于所述栅电极与所述沟槽的所述槽底之间；所述沟槽内的电气绝缘区域，在所述栅电极与所述屏蔽电极之间扩展，并且进一步地沿所述沟槽的所述侧壁以及所述槽底扩展后将所述屏蔽电极从所述侧壁以及所述槽底处隔开；源电极，形成于所述半导体基体的上方，并且将所述源极区域与所述屏蔽电极电气连接；以及漏电极，与所述漏极区域相邻接后形成，其特征在于：其中，所述屏蔽电极具有：高电阻区域，位于所述漏极区域一侧；以及低电阻区域，位于所述栅电极一侧。2.根据权利要求1所述的半导体装置，其特征在于：其中，所述高电阻区域以及所述低电阻区域均由含有掺杂物的同一半导体材料所构成，并且所述低电阻区域的掺杂物浓度高于所述高电阻区域的掺杂物浓度。3.根据权利要求1所述的半导体装...

【专利技术属性】
技术研发人员：岸雅人，渡边祐司，竹森俊之，穴泽健夫，秋元俊孝，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本,JP