用于具有半导体芯片的电子系统的封装技术方案

在所述示例中，电子系统包括单晶半导体的第一芯片(101)，其包括嵌入在单晶半导体的第二芯片(102)中的第一电子器件，该第二芯片(102)成形为具有通过脊部(103)确定边界的板坯(104)的容器，并包括第二电子器件。嵌套芯片被组装在低级硅的容器中，该容器成形为通过保持壁(131)确定边界的板坯(130)并包括导电迹线和端子。第一电子器件通过将第一芯片附接至第二芯片的板坯而连接至第二电子器件。第一电子器件和第二电子器件通过将第二芯片嵌入在容器中而连接至该容器。嵌套的第一芯片和第二芯片作为电子系统起作用，并且该容器作为该系统的封装起作用。对于作为场效应晶体管的第一器件和第二器件，该系统为功率块。

【技术实现步骤摘要】
【国外来华专利技术】用于具有半导体芯片的电子系统的封装本专利技术大体涉及半导体器件和工艺，并且更具体地涉及用于嵌入式半导体功率块和半桥器件的低级硅封装的结构和晶片级制造方法。
技术介绍
在当今大部分半导体器件中，半导体芯片通常在基板(诸如，金属引线框或多层层合体)上组装，并且在坚固材料(诸如，陶瓷或硬化塑料化合物)的封装中包封。组装工艺通常包括将芯片附接至基板焊盘或引线框焊盘的工艺，以及使用键合线或焊料球将芯片端子连接至基板引线的工艺。使用各种不同的材料(诸如，金属、陶瓷和塑料)带来部件相互粘合和长期器件稳定性的挑战。示例是相邻部件的分层。对于塑料封装的半导体器件，人们已针对识别由基于材料的热膨胀系数的失配引起的热机械应力导致的器件可靠性问题的校正措施进行了广泛的研究。由于应力效应引起的劣化可以减轻，但不会消除。而且，塑料包封器件的电特性的潮湿相关劣化已被确切记载，但仅被控制在一定程度。为防止在工作温度漂移后，器件中的金属连接开始疲劳和开裂，人们一直在进行各种尝试，但仅取得有限的成功。受欢迎的功率电路系列包括用于将DC电压转换为另一DC电压的电力切换器件。对于紧急电力输送要求，合适的选项包括具有串联连接并通过共同的开关节点耦合在一起的两个功率MOS场效应晶体管(FET)的功率块；此组件也被称为半桥。当添加调节驱动器和控制器时，该组件被称为功率级或更常见地称为同步降压转换器。在同步降压转换器中，控制FET芯片(也称为高侧开关)被连接在电源电压VIN与LC输出滤波器之间，以及同步(sync)FET芯片(也称为低侧开关)被连接在LC输出滤波器与接地电位之间。控制FET芯片与同步FET芯片的栅极被连接至包括用于转换器和控制器的驱动器的电路系统的半导体芯片；该芯片也被连接至接地电位。对于当今的许多功率开关器件来说，功率MOSFET芯片以及驱动器和控制器IC的芯片以水平并排的方式组装为单个部件。通常每个芯片被附接至金属引线框的矩形或方形焊盘，并且焊盘被引线包围作为输出端子。在其他功率开关器件中，功率MOSFET芯片以及驱动器-控制器IC被水平并排组装在单个引线框焊盘上，该引线框焊盘继而被引线四面包围充当器件输出端子。该引线往往以无悬臂延伸的形式成形，并且以四方扁平无引线(QFN)或小外形无引线(SON)器件的方式排列。从芯片至引线的电连接可由键合线提供，该键合线的长度和阻抗将明显的寄生电感引入功率电路中。在一些最近引进的先进组装中，夹具代替许多连接线。这些夹具是宽的并引入最小的寄生电感，但是比键合线更昂贵并且需要更复杂的组装工艺。每个组件通常被封装在塑料包封中，并且封装后的部件被用作电源系统的板组件的分立构建块。在其他最近引入的方案中，控制FET芯片和同步FET芯片被垂直组装为一个在另一个上面的叠堆，其中(两个芯片之中的)物理面积更大的芯片被附接至引线框焊盘，并且其中芯片提供至开关节点和叠堆顶部的连接。与物理尺寸无关，由于占空比和传导损失的考虑，同步FET芯片需要比控制FET芯片的有效面积更大的有效面积。当同步芯片和控制芯片两者被组装为源极向下时，更大的(物理面积和有效面积两者)同步芯片被组装在引线框焊盘上，以及更小的(物理面积和有效面积两者)控制芯片使其源极连结至同步芯片的漏极，从而形成开关节点，并且至输入电源VIN的漏极；夹具被连接至两个芯片之间的开关节点。焊盘处于接地电位并用作可操作地生成的热量的扩散器；叠堆顶部的细长夹具被连结至输入电源VIN。
技术实现思路
在所述示例中，电子系统包括单晶半导体的第一芯片，其包括嵌入在单晶半导体的第二芯片中的第一电子器件，该第二芯片成形为具有通过脊部确定边界的板坯的容器，并包括第二电子器件。嵌套芯片被组装在低级硅的容器中，该容器成形为通过保持壁确定边界的板坯并包括导电迹线和端子。第一电子器件通过将第一芯片附接至第二芯片的板坯上而连接至第二电子器件。第一电子器件和第二电子器件通过将第二芯片嵌入在容器中而连接至该容器。嵌套的第一芯片和第二芯片作为电子系统起作用，并且该容器作为该系统的封装起作用。对于作为场效应晶体管的第一器件和第二器件，该系统为功率块。附图说明图1示出包括具有倒装附接至硅封装并嵌入在该硅封装中的堆叠硅MOS场效应晶体管(FET)的功率块的实施例的透视图。图2示出沿线A-A的图1的组装系统的横截面。图3描绘具有所附接和嵌入的功率块的堆叠MOSFET芯片的低级硅(L-g-Si)晶片的一部分的横截面。图4示出蚀刻和金属化适合组装用于功率块的堆叠芯片的凹部后的l-g-Si晶片的部位的透视图。图5A示出用于组装功率块的MOSFET芯片的金属端子的透视图。图5B描绘在蚀刻凹部和沉积并图案化与图5A的芯片FET端子匹配的金属层之后的l-g-Si晶片的部位的透视图。图6示出在将具有端子的FET制造到芯片中之前具有蚀刻到一个芯片侧中的凹部的单晶硅芯片的透视图。图7示出具有倒装附接至起封装作用的l-g-Si板坯(slab)并嵌入在该板坯中的堆叠硅MOSFET的组装功率块的透视图。图8描绘具有堆叠的MOSFET与相邻的驱动器-控制器芯片的组装功率转换器的透视图，该堆叠的MOSFET与相邻的驱动器-控制器芯片被嵌入在蚀刻到起封装作用的l-g-Si板坯中的凹部中。图9为用于制造具有嵌入在硅封装中的堆叠部件芯片的电子系统的方法的流程图。具体实施方式示例实施例关于以下方面显著改善半导体晶体管器件、功率块和功率转换器：减小寄生电阻和电感、改善热性能和速度、增强在潮湿和温度变化环境中的工作可靠性并降低制造成本。在半导体芯片被组装在金属载体上并封装在塑料包封中的传统复合材料封装组合具有各种不同热膨胀系数的材料，从而导致热机械应力的倾向，并且需要漫长、耗时和昂贵的制造流程。市场趋势(特别是针对汽车和手持应用)需要小型化的半导体产品。例如，该趋势有利于DC-DC转换器的结构，其半导体芯片彼此被堆叠在顶部上以节省宝贵的占用面积(realestate)，而不是并排组装。半导体封装的材料和成本问题通过封装的结构概念和制造流程解决，它采用常规半导体晶片制造的批量生产和受控工艺并使其并行化。新的封装基于使用从晶片切割的硅板坯，该晶片由低级硅并因此由低成本硅构成，诸如从回收、未精制和未掺杂的硅获得的低级硅。当以晶片形式处理时，板坯获得适合组装单晶器件芯片的凹部，并且它可以充当载体以及最终封装。新的封装概念消除了引线框、键合线、金属夹具、焊料球和塑料、陶瓷以及金属壳体。相反，制造工艺使用成熟的前端技术，诸如蚀刻半导体、金属和绝缘体，沉积金属层、绝缘体层和钝化层，生长绝缘层以及通过光刻技术图案化。而且，对于在没有夹具的情况下堆叠芯片，组装问题通过具有完成的晶体管或电路的芯片的概念和制造流程解决，该概念和制造流程包括将凹部蚀刻到完成芯片中，该完成芯片具有用于将较小的芯片嵌入到该凹部中的轮廓和深度。所得的器件不经受不匹配的热膨胀系数，而是允许最小化的热机械应力。此外，寄生电阻和电感减小，因为线键合和夹具被去除。新器件的导热率(并因此电气性能)通过将成品器件的芯片直接附接至电路板上而增强。而且，所得的功率块和功率转换器(具有堆叠和嵌入式芯片)允许在x维、y维和z维上的同时器件小型化。图1示出系统100作为示例实施例，其包括功率块110，该功本文档来自技高网...

【技术保护点】
一种电子系统，其包括：单晶半导体的第一芯片，所述第一芯片成形为六面体并包括第一电子器件；单晶半导体的第二芯片，所述第二芯片成形为具有通过保持壁确定边界的板坯的容器，并且包括第二电子器件；低级硅的容器，所述容器成形为由保持壁确定边界的板坯并包括导电迹线和端子；所述第一芯片附接至第二芯片的所述板坯，从而形成嵌套芯片；以及所述第一芯片和第二芯片被嵌入在所述容器中，其中，所述嵌套的第一芯片和第二芯片可操作为电子系统，并且所述容器可操作为所述系统的封装。

【技术特征摘要】
【国外来华专利技术】2014.11.11 US 14/537,9431.一种电子系统，其包括：单晶半导体的第一芯片，所述第一芯片成形为六面体并包括第一电子器件；单晶半导体的第二芯片，所述第二芯片成形为具有通过保持壁确定边界的板坯的容器，并且包括第二电子器件；低级硅的容器，所述容器成形为由保持壁确定边界的板坯并包括导电迹线和端子；所述第一芯片附接至第二芯片的所述板坯，从而形成嵌套芯片；以及所述第一芯片和第二芯片被嵌入在所述容器中，其中，所述嵌套的第一芯片和第二芯片可操作为电子系统，并且所述容器可操作为所述系统的封装。2.根据权利要求1所述的系统，其中，所述单晶半导体为硅，所述第一电子器件和第二电子器件为MOS场效应晶体管，以及所述电子系统为功率块。3.根据权利要求1所述的系统，其中，所述单晶半导体为硅，所述第一电子器件和第二电子器件为双极型晶体管，以及所述电子系统为调节器。4.一种电子系统，其包括：单晶半导体的第一芯片，所述第一芯片成形为六面体并包括第一电子器件；单晶半导体的第二芯片，所述第二芯片成形为具有通过保持壁确定边界的板坯的容器，并且包括第二电子器件；单晶半导体的第三芯片，所述第三芯片成形为六面体并包括第三电子器件；低级硅的容器，所述容器成形为由保持壁确定边界的板坯并包括导电迹线和端子；所述第一芯片附接至所述第二芯片的所述板坯，从而形成嵌套芯片的叠堆；以及所述嵌套的第一芯片和第二芯片与所述相邻的第三芯片被嵌入在所述容器中，其中，所嵌套的第一芯片和第二芯片与所述相邻的第三芯片可操作为电子系统，并且所述容器可操作为所述系统的封装。5.根据权利要求4所述的系统，其中，所述单晶半导体为硅，所述第一电子器件和第二电子器件为MOS场效应晶体管，所述第三电子器件为集成电路，并且所述电子系统为功率转换器。6.一种封装的电子系统，其包括：具有第一厚度和在第一平面中的表面的低级硅即l-g-Si的板坯，所述板坯被构造为在所述第一平面中的脊部，所述脊部构造为包括在第二平面中的凹陷中心区域的凹部的框架，所述第二平面与所述第一平面间隔第一深度，所述脊部和所述中心区域被图案化为用于接触晶体管端子的焊盘的金属层覆盖，所述中心区域的所述焊盘被分为内部组和外围组；第一半导体芯片，其具有平坦第一侧和相对的平坦第二侧，以及小于所述第一厚度的第二厚度，所述第一芯片包括在所述第一侧和第二侧上具有端子的晶体管，所述第一芯片侧的所述端子附接至所述l-g-Si板坯的所述中心区域的所述内部组的相应焊盘，从而形成子组件，其中，所述第二芯片侧的所述端子面向所述第一平面；第二半导体芯片，其具有平坦第三侧和相对的轮廓化的第四侧，以及小于所述第一厚度但大于所述第二厚度的第三厚度，所述第四侧被配置为在第三平面中的脊部，所述脊部构造为包括在平行第四平面中的平坦中心区域的凹部的框架，所述平行第四平面从所述第三平面凹陷小于所述第一深度的第二深度并适合容纳所述第一芯片，所述第四侧被均匀金属化，所述第二芯片包括在所述第三侧和所述第四侧上具有端子的晶体管；以及所述第四侧的所述金属化凹陷中心区域附接至所述第一芯片的所述第二侧上的所述端子，并且所述第二芯片的所述金属化脊部附接至所述中心l-g-Si区域的所述外围组的所述焊盘，因此在所述第二芯片的所述第三侧上的所述晶体管端子与在相应l-g-Si板坯的所述脊部上的所述金属层共面。7.根据权利要求6所述的器件，其中，所述第一芯片和第二芯片的晶体管为MOS场效应晶体管，以及所述电子系统为功率块。8.根据权利要求6所述的器件，其中，所述第一芯片和第二芯片的晶体管为双极型晶体管，以及所述电子系统为调节器。9.一种用于制造封装电子系统的方法，其包括：提供包括多个板坯部位的低级硅即l-g-Si的晶片，所述晶片具有第一厚度和在第一平面中的第一表面，每个部位被配置为在所述第一平面中的脊部，所述脊部构造为包括在第二平面中的凹陷中心区域的凹部的框架，所述第二平面与所述第一平面间隔第一深度，所述脊部和所述中心区域被图案化为用于接触晶体管端子的焊盘的金属层覆盖，所述中心区域的所述焊盘被分为内部组和外围组；提供多个第一半导体芯片，其具有平坦第一侧和相对的平坦第二侧，以及小于所述第一厚度的第二厚度，所述第一芯片包括在所述第一侧和第二侧上具有端子的晶体管；将所述第一芯片侧的所述端子附接至...

【专利技术属性】
技术研发人员：O·J·洛佩兹，J·A·纳奎尔，T·E·葛瑞布斯，S·J·莫洛伊，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US