混合逐次逼近型寄存器模数转换器及执行模数转换的方法技术

本发明专利技术涉及混合SAR‑ADC，该SAR‑ADC使用基于电压的信号处理和基于时间的信号处理的组合来将模拟输入信号转换为数字输出信号。在一些实施例中，混合SAR‑ADC具有基于电压的信号处理元件，该基于电压的信号处理元件配置为将模拟输入信号转换为具有多个MSB的第一数字信号并且从输入电压和第一数字信号生成残余电压。电压‑时间转换元件配置为将残余电压转换为时域表示。基于时间的信号处理元件配置为将时域表示转换为包括多个LSB的第二数字信号。通过使用基于电压的信号处理来确定多个MSB并且使用基于时间的信号处理来确定多个LSB，混合SAR‑ADC能够实现低功率和紧凑的面积。本发明专利技术还提供了另一种混合逐次逼近型寄存器模数转换器以及执行模数转换的方法。

【技术实现步骤摘要】
混合逐次逼近型寄存器模数转换器及执行模数转换的方法
本专利技术涉及半导体领域，更具体地，涉及混合逐次逼近型寄存器模数转换器及执行模数转换的方法。
技术介绍
模数转换器(ADC)是将模拟输入信号转换为数字输出信号的器件，其中，数字输出信号包括表示模拟输入信号的振幅的比特位的序列。ADC通常具有模拟参考电压或电流，并且模拟输入信号与该模拟参考电压或电流比较。数字输出信号指示参考电压的哪些部分是模拟输入信号的振幅。现代数字电子系统广泛使用模数转换器(ADC)来将模拟信号转换为数字电子系统能够使用的数字信号。
技术实现思路
根据本专利技术的一个方面，一种混合逐次逼近型寄存器(SAR)模数转换器(ADC)，包括：基于电压的信号处理元件，配置为将模拟输入信号转换为具有多个最高有效比特位的第一数字信号并且基于第一数字信号生成残余电压；电压-时间转换元件，配置为将残余电压转换为时域表示；以及基于时间的信号处理元件，配置为将时域表示转换为包括多个最低有效比特位的第二数字信号。根据本专利技术的另一个方面，一种混合逐次逼近型寄存器(SAR)模数转换器(ADC)，包括：SAR逻辑单元，配置为基于具有从残余电压与接地电势的比较确定的值的比较信号来生成第一数字信号；电容式数模转换器(CDAC)，配置为接收第一数字信号，并且基于第一数字信号的值来输出DAC电压；算术单元，配置为通过采用输入电压与DAC电压的差值来生成残余电压；放电电流源，耦合至算术单元的输出端并且配置为选择性地生成使位于电容式数模转换器内的多个电容器放电的放电电流；电压-时间转换元件，耦合至算术单元并且配置为生成残余电压的时域表示；以及时间-数字转换元件，配置为将时域表示转换为具有多个最低有效比特位的第二数字信号。根据本专利技术的又一方面，一种执行模数转换的方法，包括：对模拟输入信号进行采样以确定输入电压；基于输入电压与DAC电压的差值来确定残余电压；从残余电压确定包括多个最高有效比特位(MSB)的第一数字信号；将残余电压转换为时域表示；以及将时域表示转换为包括多个最低有效比特位(LSB)的第二数字信号。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1示出了混合逐次逼近型寄存器(SAR)模数转换器(ADC)的一些实施例的框图。图2示出了混合SAR-ADC的一些附加的实施例。图3示出了说明图2的混合SAR-ADC的操作的时序图的一些实施例。图4示出了混合SAR-ADC内的基于电压的信号处理元件的更加详细的实施例。图5示出了混合SAR-ADC内的基于时间的信号处理元件的更加详细的实施例。图6A至图6B示出了所公开的混合SAR-ADC内的电压-时间转换元件的更加详细的实施例。图7示出了使用基于电压的信号处理和基于时间的信号处理来执行模数转换的方法的一些实施例的流程图。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。逐次逼近型寄存器模数转换器(SAR-ADC)是集成芯片中常用的一种类型的模数转换器。SAR-ADC通过二进制搜索算法将模拟输入信号转换为收敛于模拟输入信号的数字输出信号，其中，数字输出信号具有多个比特位。通常，可以通过基于电压的信号处理的方式来操作SAR-ADC。在基于电压的信号处理中，将模拟输入信号转换为电压，将该电压与参考电压相比较以确定第一比特位。在确定第一比特位之后，SAR-ADC移动至下一比特位并且对基于第一比特位生成的更新的参考电压执行另一比较。继续比较的序列直到生成n比特位的数字字(digitalword)。随着集成芯片不断缩小，使用基于电压的信号处理的传统的ADC的功率效率降低。这是因为这种ADC(如，流水线型ADC)使用高增益放大器，该高增益放大器消耗大量的功率并且不能够很容易地缩小至新兴的技术节点(如，具有16nm、10nm等的最小化部件尺寸的技术节点)。本专利技术涉及混合SAR-ADC及相关的方法，该SAR-ADC使用基于电压的信号处理和基于时间的信号处理的组合来将模拟输入信号转换为数字输出信号。在一些实施例中，混合SAR-ADC包括基于电压的信号处理元件，该基于电压的信号处理元件配置为将模拟输入信号转换为具有多个最高有效比特位(MSB)的第一数字信号并且从输入电压和第一数字信号生成残余电压。电压-时间转换元件配置为将残余电压转换为时域表示。基于时间的信号处理元件配置为将时域表示转换为包括多个最低有效比特位(LSB)的第二数字信号。通过使用基于电压的信号处理来确定多个MSB并且使用基于时间的信号处理来确定多个LSB，混合SAR-ADC能够实现低功率和紧凑的面积。图1示出了混合逐次逼近型寄存器模数转换器(SAR-ADC)100的一些实施例的框图。混合SAR-ADC100包括基于电压的信号处理元件(SPE)102和基于时间的信号处理元件(SPE)104，它们一起配置为将模拟输入信号SIN转换为数字输出信号Dout。基于电压的信号处理元件102配置为生成与多个最高有效比特位(MSB)对应的第一数字信号dMSB，而基于时间的信号处理元件104配置为生成与多个最低有效比特位(LSB)对应的第二数字信号dLSB。在一些实施例中，基于电压的信号处理元件102包括逐次逼近型寄存器(SAR)块108。SAR块108配置为实施二进制搜索算法以确定第一数字信号dMSB的数字值。对于多个最高有效比特位(MSB)，数字值对应于模拟输入信号SIN。SAR块108还配置为生成残余电压VRES。残余电压VRES对应于从模拟输入信号确定的输入电压和与第一数字信号dMSB对应的电压之间的差值。由于确定了第一数字信号dMSB的数字值，所以电压收敛于模拟输入信号SIN，并且残余电压VRES(即，输入电压与参考电压之间的差值)减小。VTC元件110配置为通过执行从SAR块108输出的残余电压VRES的电压-时间转换来生成残余电压VRES的时域表示TDIS。时域表示TDIS包括具有与残余电压VRES的值对应的宽度的脉冲。例如，在一些实施例中，更大的残余电压VRES可以导致时域表示TDIS具有的脉冲具有比更小的残余电压更大的脉冲宽度。将时域表示TDIS提供至基于时间的本文档来自技高网...

【技术保护点】
一种混合逐次逼近型寄存器(SAR)模数转换器(ADC)，包括：基于电压的信号处理元件，配置为将模拟输入信号转换为具有多个最高有效比特位的第一数字信号并且基于所述第一数字信号生成残余电压；电压‑时间转换元件，配置为将所述残余电压转换为时域表示；以及基于时间的信号处理元件，配置为将所述时域表示转换为包括多个最低有效比特位的第二数字信号。

【技术特征摘要】
2015.12.04 US 14/959,0641.一种混合逐次逼近型寄存器(SAR)模数转换器(ADC)，包括：基于电压的信号处理元件，配置为将模拟输入信号转换为具有多个最高有效比特位的第一数字信号并且基于所述第一数字信号生成残余电压；电压-时间转换元件，配置为将所述残余电压转换为时域表示；以及基于时间的信号处理元件，配置为将所述时域表示转换为包括多个最低有效比特位的第二数字信号。2.根据权利要求1所述的混合逐次逼近型寄存器模数转换器，还包括：数字输出信号生成元件，配置为从所述第一数字信号和所述第二数字信号生成数字输出信号，其中，所述数字输出信号具有与所述模拟输入信号对应的值。3.根据权利要求1所述的逐次逼近型寄存器模数转换器，其中，所述基于电压的信号处理元件包括：比较器，配置为生成具有从所述残余电压与接地电势的比较确定的值的比较信号；SAR逻辑单元，配置为基于所述比较信号生成所述第一数字信号；以及电容式数模转换器(CDAC)，配置为接收所述第一数字信号，并且基于所述第一数字信号的值来输出DAC电压。4.根据权利要求3所述的混合逐次逼近型寄存器模数转换器，其中，所述基于电压的信号处理元件包括：跟踪保持电路，配置为接收所述模拟输入信号并且输出输入电压，所述输入电压包括时间点处的所述模拟输入信号的值；以及算术单元，配置为通过采用所述输入电压与所述DAC电压的差值来生成所述残余电压。5.根据权利要求4所述的混合逐次逼近型寄存器模数转换器，还包括：放电电流源，耦合至所述算术单元的输出端并且配置为选择性地生成使位于所述电容式数模转换器内的多个电容...

【专利技术属性】
技术研发人员：马丁·肯亚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71