具有输入信号预比较与电荷重分配的流水线模数转换器制造技术

本发明专利技术提供一种具有输入信号预比较与电荷重分配的流水线模数转换器，包括：一或多级流水线结构单元，其中，每级流水线结构单元用于对输入信号进行量化；第一快闪模数转换器，用于对末级流水线结构单元输出的余量信号进行量化，输出对应的量化值；调整输出单元，用于按照连接顺序组合各个量化值，输出完整的量化结果。输入信号采用预比较和电荷重分配技术，使用流水线结构进行整体设计，利用输入信号预比较技术进行各级流水线最高位粗量化，降低各级流水线子模数转换器的比较器个数，实现低功耗设计；利用电荷重分配技术，将采样电容与负反馈放大电路中的各个电容分离，实现信号采样保持与余量信号放大建立同时进行，提高了转换速率。

Pipelined analog-to-digital converter with input signal pre comparison and charge redistribution

The invention provides a pipelined analog-to-digital converter, the input signal is compared with pre charge redistribution include one or multiple pipeline structure unit, wherein each pipeline structure unit is used to quantify the input signal; the first flash analog-to-digital converter, used to quantify the residual signals of the late stage pipeline structure unit output, output the corresponding quantization value; adjust the output unit according to the join order combination of each quantitative value, quantitative results output complete. The input signal by comparison and pre charge redistribution technology, using the pipeline structure of the overall design, various pipeline high coarse quantization using the input signal pre comparison technology, reduce the number of comparators all pipeline sub analog-to-digital converter, to achieve low power design; use charge redistribution technology, the sampling capacitor and negative feedback amplifying circuit of each capacitor in the separation, sampling and residual signal amplification signal was set up at the same time, improve the conversion rate.

【技术实现步骤摘要】
具有输入信号预比较与电荷重分配的流水线模数转换器
本专利技术涉及集成电路领域，特别涉及高精度超高速低功耗模数转换器设计
，更具体地来说涉及一种具有输入信号预比较与电荷重分配的流水线模数转换器。
技术介绍
在通信系统、雷达系统等信号处理系统中，模数转换器已经成为不可缺少的组成部分。常用的模数转换器结构有中低精度超高速的快闪(Flash)和折叠内插(Folding-Interpolating)结构；高精度中低速的Σ-△和逐次逼近型(SAR)结构。上述模数转换器结构主要专注于中低精度超高速要求和高精度中低速要求，很难兼容高速高精度的应用环境。流水线模数转换器采用流水线工作模式，将输入信号的单次采样保持结果进行逐级量化，经过完整流水线级量化后得到完整的量化结果，提高流水线模数转换器的转换速度；由于级间余量放大器的存在，降低后级流水线对比较器的要求，提高流水线模数转换器能够达到的转换精度，使得流水线模数转换器不仅能够实现百兆赫兹甚至吉赫兹的高速、超高速转换器速率，而且能够达到16位的转换精度要求。传统流水线模数转换器主要有以下三方面限制：各级流水线粗量化精度受到余量放大器增益带宽和子模数转换器(SubADC)中比较器个数的限制，只能通过增加流水线级数来实现高精度转换要求；输入信号采样保持电容分时复用为余量放大电路(MDAC)中子数模转换器(SubDAC)电容，造成各级模数转换器采样保持过程与余量信号放大建立过程的时钟相位互斥，即：采样保持相位时，余量放大电路停止工作；余量放大相位时，采样保持网络停止工作，严重限制流水线模数转换器转换效率；传统流水线模数转换器各级负反馈放大电路反馈因子受限于各级流水线粗量化精度，严重限制了放大器的设计灵活性。目前比较流行的提高流水线转换精度和速度的方法主要有逐次逼近型流水线模数转换器结构和多路时间交织模数转换器结构。逐次逼近型流水线模数转换器结构由于子模数转换器采用逐次逼近型模数转换器作为流水线模数转换器的子模数转换器，其串行转换过程严重限制了该结构的转换速率的提高；多路时间交织模数转换器结构虽然能够非常高效的提高转换速率，但是其时钟抖动和通道间失配问题严重限制着其应用，而且其功耗随着通道数的增加而增加，非常不利于低功耗设计。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有输入信号预比较与电荷重分配的流水线模数转换器，用于解决现有技术中流水线模数转换器功耗高的问题。为实现上述目的及其他相关目的，本专利技术提供一种具有输入信号预比较与电荷重分配的流水线模数转换器，包括：一或多级流水线结构单元，其中，每级流水线结构单元用于对输入信号进行量化；第一快闪模数转换器，用于对末级流水线结构单元输出的余量信号进行量化，输出对应的量化值；调整输出单元，用于根据多级流水线结构单元与快闪模数转单元的连接顺序组合各个量化值，输出完整的量化结果；其中，每级流水线结构单元至少包括子模数转换器和预比较子单元，所述子模数转换器用于采样保持输入信号，所述预比较子单元用于将输入信号与相应的参考电压进行比较，输出本级的最高位量化值并根据该最高位量化值控制子模数转换器中参考电平选择开关的开关状态，所述子模数转换器还用于根据最高位量化值以及参考电平的开关状态将采样的输入信号进行粗量化输出对应的量化值。于本专利技术的一实施例中，所述预比较子单元包括比较器、预比较开关、参考电压和参考电平选择器，所述比较器的正向输入端通过预比较开关连接输入信号，所述比较器的负向输入端连接参考电压，所述比较器的输出端分别连接参考电平选择器、子模数转换器，且在时钟信号Φsp的控制下锁存并输出最高位量化值，所述参考电平选择器根据最高位量化值控制子模数转换器内参考电平选择开关的开关状态。于本专利技术的一实施例中，所述子模数转换器包括多个一位的量化模块与编码模块，多个所述量化模块的输出端依次连接到编码模块的输入端，根据所述预比较子单元的最高位量化值所述编码模输出对应的量化值。于本专利技术的一实施例中，每一位所述量化模块均包含第一采样开关、第二快闪模数转换器、第一参考电平发生器和第一、二参考电平选择开关，所述第一采样开关的一端连接输入信号，其另一端连接第二快闪模数转换器的输入端，所述第一、二参考电平选择开关的一端分别连接所述第二快闪模数转换器的另一输入端，所述第一、二参考电平选择开关的另一端分别连接第一参考电平发生器的输出端输出对应的参考电平，在时钟信号Φc的控制下第二快闪模数转换器的输出端输出对应的量化值。于本专利技术的一实施例中，所述每级流水线结构单元还包括采保和数模子单元、余量信号负反馈放大子单元，所述采保和数模子单元用于采样保持输入信号，还用于根据子模数转换器本级的量化值输出匹配的电平值，所述余量信号负反馈放大子单元用于将所述电平值所对应的电荷进行重分配输出余量信号。于本专利技术的一实施例中，所述采保和数模子单元包括第二采样开关、第二采样电容、第二下级板采样开关与第二参考电平发生器，所述第二采样开关的一端连接输入信号，其另一端连接第二采样电容，所述第二采样电容的下级板与第二采样开关之间连接第二参考电平发生器的输出端，所述第二参考电平发生器在时钟信号Φqs的控制下根据子模数转换器当前的量化值生成参考电压，所述第二采样电容的上级板连接有接地的第二下级板采样开关。于本专利技术的一实施例中，所述余量信号负反馈放大子单元包括余量放大器输入信号开关、余量信号放大开关、第一复位开关、余量放大器输入信号保持电容、负反馈电容、第二复位开关和余量放大器，所述余量信号产生开关的一端连接采保和数模子单元的输出端，其另一端分别连接余量放大器的负向输入端、第一复位开关、余量信号放大开关、余量放大器输入信号保持电容的一端，所述余量放大器输入信号保持电容、第一复位开关的另一端均接地；所述余量放大器的正向输入端接地，所述余量放大器的输出端输出余量信号，所述余量放大器的输出端通过负反馈电容反馈至余量信号放大开关的另一端，所述第二复位开关的一端连接输出的余量信号，其另一端接地。于本专利技术的一实施例中，所述每级流水线结构单元内的子模数转换器、采保和数模子单元的采样保持过程与余量信号负反馈放大子单元的余量信号放大过程同步且独立运行。于本专利技术的一实施例中，所述每级流水线结构单元中第二采样电容Cs、余量放大器输入信号保持电容Cc与负反馈电容Cf的关系为：Cf＝(Cs·Cc)/(Acloseloop·(Cs+Cc)，其中，Acloseloop表示余量放大电路闭环放大倍数，余量信号负反馈放大电路的反馈因子为(Cf(Cs+Cc))/(CsCc)，选择第二采样电容Cs和余量放大器输入信号保持电容Cc的尺寸用于控制负反馈因子大小。于本专利技术的一实施例中，所述子模数转换器和采保和数模子单元中采样网络按比例缩放，且该采样网络具有相同的时间常数。于本专利技术的一实施例中，所述第一快闪模数转换器的量化精度的位数与各级流水线结构单元的量化精度的位数相同。如上所述，本专利技术的具有输入信号预比较与电荷重分配的流水线模数转换器，具有以下有益效果：第一，将所述流水线模数转换器的各级流水线的最高位粗量化过程与采样保持过程相结合，在子模数转换器中比较器的个数相同的情况下，增加量化精度1位，在相同转换精度下，能够减少流水线模本文档来自技高网...

【技术保护点】
一种具有输入信号预比较与电荷重分配的流水线模数转换器，其特征在于，包括：一或多级流水线结构单元，其中，每级流水线结构单元用于对输入信号进行量化；第一快闪模数转换器，用于对末级流水线结构单元输出的余量信号进行量化，输出对应的量化值；调整输出单元，用于根据多级流水线结构单元与快闪模数转单元的连接顺序来组合各个所述量化值，以输出完整的量化结果；其中，每级流水线结构单元至少包括子模数转换器和预比较子单元，所述子模数转换器用于采样保持输入信号，所述预比较子单元用于将输入信号与相应的参考电压进行比较，输出本级的最高位量化值并根据该最高位量化值控制子模数转换器中参考电平选择开关的开关状态，所述子模数转换器还用于根据最高位量化值以及参考电平的开关状态将采样的输入信号进行粗量化输出对应的量化值。

【技术特征摘要】
1.一种具有输入信号预比较与电荷重分配的流水线模数转换器，其特征在于，包括：一或多级流水线结构单元，其中，每级流水线结构单元用于对输入信号进行量化；第一快闪模数转换器，用于对末级流水线结构单元输出的余量信号进行量化，输出对应的量化值；调整输出单元，用于根据多级流水线结构单元与快闪模数转单元的连接顺序来组合各个所述量化值，以输出完整的量化结果；其中，每级流水线结构单元至少包括子模数转换器和预比较子单元，所述子模数转换器用于采样保持输入信号，所述预比较子单元用于将输入信号与相应的参考电压进行比较，输出本级的最高位量化值并根据该最高位量化值控制子模数转换器中参考电平选择开关的开关状态，所述子模数转换器还用于根据最高位量化值以及参考电平的开关状态将采样的输入信号进行粗量化输出对应的量化值。2.根据权利要求1所述的流水线模数转换器，其特征在于，所述预比较子单元包括比较器、预比较开关、参考电压和参考电平选择器，所述比较器的正向输入端通过预比较开关连接输入信号，所述比较器的负向输入端连接参考电压，所述比较器的输出端分别连接参考电平选择器、子模数转换器，且在时钟信号Φsp的控制下锁存并输出最高位量化值，所述参考电平选择器根据最高位量化值控制子模数转换器内参考电平选择开关的开关状态。3.根据权利要求1所述的流水线模数转换器，其特征在于，所述子模数转换器包括多个一位的量化模块与编码模块，多个所述量化模块的输出端依次连接到编码模块的输入端，所述编码模块的输入端还连接所述预比较子单元的输出端，所述编码模块根据所述预比较子单元的最高位量化值与量化模块的输出值得到对应的量化值。4.根据权利要求3所述的流水线模数转换器，其特征在于，每一位所述量化模块均包含第一采样网络、第二快闪模数转换器、第一参考电平发生器和第一、二参考电平选择开关，所述第一采样网络的一端连接输入信号，其另一端连接第二快闪模数转换器的输入端，所述第一、二参考电平选择开关的一端分别连接所述第二快闪模数转换器与第一采样网络之间，所述第一、二参考电平选择开关的另一端分别连接第一参考电平发生器的输出端输出对应的参考电平，所述第二快闪模数转换器另一输入端接地，在时钟信号Φc的控制下第二快闪模数转换器的输出端输出对应的量化值。5.根据权利要求1所述的流水线模数转换器，其特征在于，所述每级流水线结构单元还包括采保和数模子单元、余量信号负反馈...

【专利技术属性】
技术研发人员：黄正波，李婷，张勇，李儒章，陈光炳，倪亚波，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50