半导体装置及其制造方法制造方法及图纸

得到一种能够防止高频电力增益的下降、能够小型化的半导体装置及其制造方法。源极电极(12)具有：第1源极电极(12a)；第2源极电极(12b)，其是第2阶层或者更高阶层的电极，形成于第1源极电极(12a)之上；以及第3源极电极(12c)，其是第3阶层或者更高阶层的电极，形成于第2源极电极(12b)之上，且形成于栅极引出电极(15)的上方。栅极引出电极(15)是第2阶层或者更高阶层的电极，形成于第1源极电极(12a)之上，栅极引出电极(15)的周围被第1、第2及第3源极电极(12a、12b、12c)包围。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及一种半导体装置及其制造方法。
技术介绍
为了提高在频率为3MHz至3GHz的高频带且以输出为几W至几百W的高输出进行动作的半导体装置、特别是横型场效应晶体管的特性，需要降低栅极电阻、栅极电容、源极电阻等的寄生成分。对此，提出了栅极引出电极及源极沟槽。另外，为了确保高散热性，迄今为止是将由高价的金属和陶瓷构成的中空封装用于横型场效应晶体管。并且，为了实现产品的小型化、低成本化而推进廉价的塑料模塑封装、倒装芯片封装的应用，但存在栅极电极或者漏极电极的寄生电容增大、高频特性下降这一问题。作为降低栅极电极的寄生电容的方法，提出有下述方法，即，由与源极接地的屏蔽电极对栅极引出电极进行屏蔽，降低漏极电极和栅极电极的电容(例如参照专利文献1)。为了降低应用模塑封装时的寄生电容，提出有下述方法，即，通过将接地的屏蔽金属与栅极电极、漏极电极及源极电极之间的空间设为中空，从而降低各电极间的电容(例如参照专利文献2)。作为降低源极电阻的方法，还提出有下述构造，即，将源极区域的高电阻的硅外延层设为源极沟槽，将源极电极直接与低电阻亚(sub)层电连接(例如参照专利文献3)。专利文献1：日本特表2005－519474号公报专利文献2：日本特开2004－6816号公报专利文献3：美国专利第7420247号说明书对于现有的半导体装置来说，在进一步推进小型化的情况下，栅极电极、漏极电极及源极电极的间隔变近，从而电极间的寄生电容增大，高增益化变得困难。因此，需要进一步降低电极间的寄生电容。另外，散热性由于小型化而下降，因此存在需要提高散热性等问题。在专利文献1中，通过在第1阶层将栅极引出电极设置于源极电极间，从而使栅极电阻下降而改善高频动作。并且，通过在第2阶层利用与源极接地的屏蔽电极而相对于漏极电极进行屏蔽，从而降低栅极电极的电容，防止在应用塑料模塑封装时电容增大。但是，由于在第1阶层形成源极电极和栅极引出配线，因此半导体装置的源极区域面积增大，从而难以小型化。另外，由于在栅极电极和源极屏蔽电极之间存在作为电介体的氧化硅膜(SiO2)等，因此存在源极－栅极间的电容增大而使得高频动作变得困难等问题。在专利文献2中，由于在栅极电极和漏极电极之间存在由电介体膜构成的玻璃涂膜，因此产生栅极－漏极间的寄生电容。因此，存在进一步的高频动作变得困难等问题。在专利文献3中，存在高台阶的源极沟槽开口部的填埋和源极区域的面积增大等问题。
技术实现思路
本专利技术就是为了解决上述课题而提出的，其目的在于得到一种能够防止高频电力增益的下降、能够小型化的半导体装置及其制造方法。本专利技术所涉及的半导体装置具有大于或等于3个阶层的电极，该半导体装置的特征在于，具有：半导体衬底；外延层，其形成于所述半导体衬底之上；晶体管，其形成于所述外延层；源极电极，其形成于所述外延层之上，与所述晶体管的源极电连接；以及栅极引出电极，其形成于所述外延层之上，与所述晶体管的栅极电连接，所述源极电极具有：第1源极电极；第2源极电极，其是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上；以及第3源极电极，其是第3阶层或者更高阶层的电极，形成于所述第2源极电极之上，且形成于所述栅极引出电极的上方，所述栅极引出电极是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上，所述栅极引出电极的周围被所述第1、第2及第3源极电极包围。专利技术的效果在本专利技术中，由于栅极引出电极的周围被接地的第1、第2及第3源极电极包围，因此流过第1、第2及第3漏极电极的输出电力不会反馈至栅极引出电极，能够防止高频电力增益的下降。另外，由于利用第2阶层或者更高阶层的第2源极电极和第3阶层或者更高阶层的第3阶层的第3源极电极将第2阶层或者更高阶层的栅极引出电极的周围包围，因此能够缩小水平方向的尺寸而将装置小型化。并且，通过使用本专利技术，即使在应用了廉价的塑料模塑封装的情况下、使用了芯片尺寸封装的情况下，也能够防止高频电力增益的下降。附图说明图1是表示本专利技术的实施方式1所涉及的半导体装置的剖面图。图2是表示对比例1所涉及的半导体装置的剖面图。图3是表示对比例2所涉及的半导体装置的剖面图。图4是表示本专利技术的实施方式2所涉及的半导体装置的剖面图。图5是表示本专利技术的实施方式3所涉及的半导体装置的剖面图。图6是表示对比例3所涉及的半导体装置的剖面图。图7是表示本专利技术的实施方式4所涉及的半导体装置的剖面图。图8是用于对本专利技术的实施方式4所涉及的半导体装置的制造方法进行说明的俯视图。图9是用于对本专利技术的实施方式4所涉及的半导体装置的制造方法进行说明的剖面图。图10是用于对本专利技术的实施方式4所涉及的半导体装置的制造方法进行说明的剖面图。图11是用于对本专利技术的实施方式4所涉及的半导体装置的制造方法进行说明的剖面图。图12是用于对本专利技术的实施方式5所涉及的半导体装置的制造方法进行说明的剖面图。图13是用于对本专利技术的实施方式5所涉及的半导体装置的制造方法进行说明的剖面图。图14是表示本专利技术的实施方式6所涉及的半导体装置的俯视图。图15是表示本专利技术的实施方式6所涉及的半导体装置的俯视图。图16是用于对本专利技术的实施方式6所涉及的半导体装置的制造方法进行说明的剖面图。图17是用于对本专利技术的实施方式6所涉及的半导体装置的制造方法进行说明的剖面图。标号的说明1半导体衬底，2外延层，12源极电极，12a第1源极电极，12b第2源极电极，12c第3源极电极，13a第1漏极电极，13b第2漏极电极，13c第3漏极电极，14第2层间膜(绝缘膜、第1牺牲层)，15栅极引出电极，16第3层间膜(绝缘膜、第1牺牲层)，17表面保护膜，18、29中空构造，19源极沟槽，20狭缝孔，26阻挡层，27氧化硅膜(第2牺牲层)，28源极焊盘，29源极接触孔，30栅极焊盘，32漏极焊盘，33源极凸块电极，34栅极凸块电极，35漏极凸块电极。具体实施方式参照附图，对本专利技术的实施方式所涉及的半导体装置及其制造方法进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复的说明。实施方式1图1是表示本专利技术的实施方式1所涉及的半导体装置的剖面图。该半导体装置是具有大于或等于3个阶层的电极的高频高输出用横型场效应晶体管(LDMOSFET)。在P++型半导体衬底1之上形成有P－型外延层2。在P－型外延层2形成有P型沟道层3、N型漏极层4、N－型漏极层5、N+型漏极层6、N+型源极层7以及P++型源极沉降层8。这些扩散层是通过P型或者N型的离子注入和热扩散而形成的。在P型沟道层3之上隔着栅极氧化膜9形成有栅极电极10。栅极电极10由多晶硅和金属硅化物(WSi、CoSi、NiSi等)构成。作为氧化硅膜的第1层间膜11是在栅极电极10之上通过CVD法等而形成的。以上述方式在外延层2形成有晶体管。作为第1阶层的电极，由铝或者其化合物构成的第1源极电极12a及第1漏极电极13a形成于P－型外延层2之上。第1源极电极12a与N+型源极层7及P++型源极沉降层8电连接。P++型源极沉降层8将第1源极电极12a与P++型半导体衬底1电连接。P++型半导体衬底1接地，被作为源极电极使用。第1漏极电极13a与N+型漏极层6电连接。作为氧化硅膜的第2层间膜14是在第本文档来自技高网...

【技术保护点】
一种半导体装置，其具有大于或等于3个阶层的电极，该半导体装置的特征在于，具有：半导体衬底；外延层，其形成于所述半导体衬底之上；晶体管，其形成于所述外延层；源极电极，其形成于所述外延层之上，与所述晶体管的源极电连接；以及栅极引出电极，其形成于所述外延层之上，与所述晶体管的栅极电连接，所述源极电极具有：第1源极电极；第2源极电极，其是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上；以及第3源极电极，其是第3阶层或者更高阶层的电极，形成于所述第2源极电极之上，且形成于所述栅极引出电极的上方，所述栅极引出电极是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上，所述栅极引出电极的周围被所述第1、第2及第3源极电极包围。

【技术特征摘要】
2016.02.04 JP 2016-0196851.一种半导体装置，其具有大于或等于3个阶层的电极，该半导体装置的特征在于，具有：半导体衬底；外延层，其形成于所述半导体衬底之上；晶体管，其形成于所述外延层；源极电极，其形成于所述外延层之上，与所述晶体管的源极电连接；以及栅极引出电极，其形成于所述外延层之上，与所述晶体管的栅极电连接，所述源极电极具有：第1源极电极；第2源极电极，其是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上；以及第3源极电极，其是第3阶层或者更高阶层的电极，形成于所述第2源极电极之上，且形成于所述栅极引出电极的上方，所述栅极引出电极是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上，所述栅极引出电极的周围被所述第1、第2及第3源极电极包围。2.一种半导体装置，其具有大于或等于2个阶层的电极，该半导体装置的特征在于，具有：半导体衬底；外延层，其形成于所述半导体衬底之上，形成有源极沟槽；晶体管，其形成于所述外延层；源极电极，其形成于所述外延层之上，与所述晶体管的源极电连接；以及栅极引出电极，其形成于所述外延层之上，与所述晶体管的栅极电连接，所述源极电极具有：第1源极电极，其形成于所述源极沟槽内；以及第2源极电极，其是第2阶层或者更高阶层的电极，形成于所述第1源极电极之上，且形成于所述栅极引出电极的上方，所述栅极引出电极形成于所述第1源极电极之上，所述栅极引出电极的周围被所述第1及第2源极电极包围。3.根据权利要求1或2所述的半导体装置，其特征在于，还具有在所述栅极引出电极和所述源极电极之间形成的绝缘膜。4.根据权利要求1或2所述的半导体装置，其特征在于，所述栅极引出电极和所述源极电极之间是中空构造。5.根据权利要求4所述的半导体装置，其特征在于，具有：漏极电极，其形成于所述外延层之上，与所述晶体管的漏极电连接；以及源极焊盘，其形成于所述漏极电极的上方，与所述源极电极电连接，所述漏极电极和所述源极焊盘之间是与所述栅极引出电极的周围的中空构造进行了电磁屏蔽的单独的中空构造。6.根据权利要求5所述的半导体装置，其特征在于，所述源极焊盘形成为将所述晶体管的有源部的上方覆盖。7.根据权利要求5或6所述的半导体装置，其特征在于，具有：源极接触孔，其将所述源极电极和所述源极焊盘电连接；栅极焊盘，其与所述栅极引出电极电连接；漏极焊盘，其与所述漏极电极电连接；以及在所述源极焊盘、所述栅极焊盘以及所述漏极焊盘之上分别形成的源极凸块电极、栅极凸块电极以及漏极凸块电极，所述源极凸块电极形成于所述源极接触孔的正上方。8.一种半导体装置的制造方法，其特征在于，具有下述工序，即：在半导体衬底...

【专利技术属性】
技术研发人员：藤田光一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP