具有不连续P型基区嵌入原胞结构的半导体器件制造技术

本发明专利技术公开了一种具有不连续P型基区嵌入原胞结构的半导体器件，包括金属集电极、P型集电极、N型场终止层和N‑漂移区，器件顶部包含有源原胞和嵌入原胞，有源原胞的多晶硅和栅电极相连，嵌入原胞的多晶硅和发射极电极相连，有源原胞和嵌入原胞区域都包含P型基区，有源原胞的P型基区是连续的而且通过P+区域和发射极电极相连，嵌入原胞区域的P型基区沿沟槽的延伸方向被N‑漂移区分割成不连续的区域，嵌入原胞区域的每个P型基区要么电位悬空，要么和发射极电极相连。本发明专利技术在之前的CSTBT专利结构基础上，把嵌入原胞区域的P型基区变成周期性的不连续区域，从而在器件饱和压降和关断能耗这两个性能之间取得了更有利的平衡。

【技术实现步骤摘要】
具有不连续P型基区嵌入原胞结构的半导体器件
本专利技术属于功率半导体器件
，涉及MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)栅控双极型器件，尤其涉及绝缘栅双极型晶体管(IGBT)。
技术介绍
MOS栅控双极型器件常用于大功率场合，不但可以耐受高压和提供大电流，而且控制方便。作为一种MOS栅控双极型器件，IGBT是目前主流的一种大功率半导体器件。IGBT的结构种类比较多，性能各不相同。CSTBT结构是一种性能优越的IGBT结构。文章“CarrierStoredTrench-GateBipolarTransistor(CSTBT)-ANovelPowerDeviceforHighVoltageApplication”，H.Takahashi,etal.，The8thInternationalSymposiumonPowerSemiconductorDevicesandICs1996，pp349-352首次公开了CSTBT结构。其主要特征为，在P型基区下面引入了一层较高浓度的N型CS层(carrierstoredregion)，增强了载流子密度，降低了正向饱和压降。文章“Characteristicsofa1200VCSTBTOptimizedforIndustrialApplications”，Y.Tomomatsu,etal.，IndustryApplicationsConference,2001，vol.2，pp1060–1065，以及专利US6953968和US8507945进一步公开了CSTBT的嵌入原胞(PluggedCell)结构，加入嵌入原胞可以起到减少米勒电容(即集电极-发射极电容，Cce)和抑制短路电流振荡等作用。图1是以上所述的CSTBT结构图。包括背面的金属集电极(Collector)13，P型集电极12，N型场终止(FS)层11和N-漂移区10。器件顶部分为有源原胞(ActiveCell)和嵌入原胞(PluggedCell)两种区域。其中有源原胞区域的沟槽结构由由相互接触的多晶硅6和栅氧化层9组成；多晶硅6和器件的栅电极(Gate)相连。嵌入原胞区域的沟槽结构由多个多晶硅3和栅氧化层9组成；多晶硅3和发射极电极(Emitter)相连接。沟槽之间还包括P型基区(p-body)7a和7b以及CS层8。嵌入原胞区域的P型基区7b和金属发射极5之间被介质层4隔离，不和任何电极相连接，因此处于悬空(floating)电位。有源原胞区域的P型基区7a上面还有N+发射区1和P+接触区2；N+发射区1和P+接触区2通过介质层4中的窗口20和金属发射极5相连接。专利201410199352.4在图1结构的基础上，取消了嵌入原胞区域沟槽之间的P型基区，进一步提高了器件载流子浓度，显著降低了饱和压降。其结构如图2所示。包括背面的金属集电极(Collector)13，P型集电极12，N型场终止层11和N-漂移区10。器件顶部分为有源原胞(ActiveCell)和嵌入原胞(PluggedCell)两种区域。其中有源原胞区域的沟槽结构由相互接触的多晶硅6和栅氧化层9组成；多晶硅6和器件的栅电极(Gate)相连。嵌入原胞区域的沟槽结构由多个多晶硅3和栅氧化层9组成；多晶硅3,和发射极电极相连接。嵌入原胞区域的沟槽之间具有CS层8，但是没有P型基区7。有源原胞区域的沟槽旁边包括P型基区7和CS层8。有源原胞区域的P型基区7上面还有N+发射区1和P+接触区2；N+发射区1和P+接触区2通过介质层4中的窗口20和金属发射极5相连接。如专利201410199352.4所述，图2结构的饱和压降比图1结构低，但是图2结构的关断能耗比图1结构高。因此有必要进一步优化图2结构，在饱和压降和关断能耗之间寻找更有利的平衡。
技术实现思路
针对现有技术中存在的上述问题，本专利技术提供一种半导体器件结构，其可以达到饱和压降和关断能耗性能之间更有利的平衡，而且其可以应用在所有的MOS栅控双极型器件中，包括但不限于，场终止(Field-Stop)IGBT，逆导型IGBT(reverse-blockingIGBT)，逆阻型IGBT(reverse-blockingIGBT)和MOS栅控晶闸管(MOS-controlledthyristor)等。具体来说，本专利技术采用以下技术方案：一种具有不连续P型基区嵌入原胞结构的半导体器件，具有背面和正面，所述器件从背面开始依次包括：金属集电极13、P型集电极12、N型场终止层11和N-漂移区10，在N-漂移区10中靠近正面的部分设置了CS层8，有介质层4至少部分覆盖N-漂移区１０和其中形成的沟槽，器件顶部包括有源原胞和嵌入原胞两种区域，其中：有源原胞区域的沟槽结构由相互接触的多晶硅6和栅氧化层9组成，多晶硅6和器件的栅电极相连，有源原胞区域的沟槽旁边包括P型基区7a和CS层8，P型基区7a上面还设有一个或多个N+发射区1和多个P+接触区2，N+发射区1和P+接触区2通过介质层4中的窗口20和金属发射极5相连接，有源原胞区域的P型基区7a是连续的并且通过P+接触区2和金属发射极5相连接；嵌入原胞区域的沟槽结构由多晶硅3和栅氧化层9组成，多晶硅3和发射极电极相连，嵌入原胞区域的沟槽之间具有CS层8，其特征在于：嵌入原胞区域沟槽之间的P型基区7b是不连续的，P型基区7b沿沟槽的方向被N-漂移区10分割成不连续的区域，而且每个P型基区7b要么电位悬空，要么和发射极电极相连。优选地，嵌入原胞区域的P型基区7b之中或之上还包含N+发射区1和P+接触区2。更优选，嵌入原胞区域的P型基区7b是以任意方式排列。进一步，嵌入原胞区域的P型基区7b是排列在一条直线上，或者以交错方式排列。另外，嵌入原胞区域的多晶硅由多晶硅桥相连，在P型基区7b上方，多晶硅桥具有窗口。优选地，部分P型集电极12可以被N+区域14取代，N+区域14的上端和和N型场终止层11相接触，N+区域14的下端和和金属集电极13相接触。进一步，有源原胞和嵌入原胞区域所包含的沟槽数目比例根据设计要求确定。另一特征在于，所采用的半导体材料是硅、碳化硅、氮化镓。本专利技术还公开另一种具有不连续P型基区嵌入原胞结构的半导体器件，具有背面和正面，所述器件从背面开始依次包括：金属集电极13、P型集电极12和N-漂移区10，在N-漂移区10中靠近正面的部分设置了CS层8，有介质层4至少部分覆盖N-漂移区１０和其中形成的沟槽，器件顶部包括有源原胞和嵌入原胞两种区域，其中：有源原胞区域的沟槽结构由相互接触的多晶硅6和栅氧化层9组成，多晶硅6和器件的栅电极相连，有源原胞区域的沟槽旁边包括P型基区7a和CS层8，P型基区7a上面还设有一个或多个N+发射区1和多个P+接触区2，N+发射区1和P+接触区2通过介质层4中的窗口20和金属发射极5相连接有源原胞区域的P型基区7a是连续的，并且通过P+接触区2和金属发射极5相连接；嵌入原胞区域的沟槽结构由多晶硅3和栅氧化层9组成，多晶硅3和发射极电极相连，嵌入原胞区域的沟槽之间具有CS层8，其特征在于：嵌入原胞区域沟槽之间的P型基区7b是不连续的，P型基区7b沿沟槽的方向被N-漂移区10分割成不连续的区域本文档来自技高网...

【技术保护点】
一种具有不连续P型基区嵌入原胞结构的半导体器件，具有背面和正面，所述器件从背面开始依次包括：金属集电极(13)、P型集电极(12)、N型场终止层(11)和N‑漂移区(10)，在N‑漂移区(10)中靠近正面的部分设置了CS层(8)，有介质层(4)至少部分覆盖N‑漂移区(１０)和其中形成的沟槽，器件顶部包括有源原胞和嵌入原胞两种区域，其中：有源原胞区域的沟槽结构由相互接触的多晶硅(6)和栅氧化层(9)组成，多晶硅(6)和器件的栅电极相连，有源原胞区域的沟槽旁边包括P型基区(7a)和CS层(8)，P型基区(7a)上面还设有一个或多个N+发射区(1)和多个P+接触区(2)，N+发射区(1)和P+接触区(2)通过介质层(4)中的窗口(20)和金属发射极(5)相连接，有源原胞区域的P型基区(7a)是连续的并且通过P+接触区(2)和金属发射极(5)相连接；嵌入原胞区域的沟槽结构由多晶硅(3)和栅氧化层(9)组成，多晶硅(3)和发射极电极相连，嵌入原胞区域的沟槽之间具有CS层(8)；其特征在于：嵌入原胞区域沟槽之间的P型基区(7b)是不连续的，P型基区(7b)沿沟槽的方向被N‑漂移区(10)分割成不连续的区域，而且每个P型基区(7b)要么电位悬空，要么和发射极电极相连。...

【技术特征摘要】
2015.03.02 US 62/126,9611.一种具有不连续P型基区嵌入原胞结构的半导体器件，具有背面和正面，所述器件从背面开始依次包括：金属集电极(13)、P型集电极(12)、N型场终止层(11)和N-漂移区(10)，在N-漂移区(10)中靠近正面的部分设置了CS层(8)，有介质层(4)至少部分覆盖N-漂移区(１０)和其中形成的沟槽，器件顶部包括有源原胞和嵌入原胞两种区域，其中：有源原胞区域的沟槽结构由相互接触的多晶硅(6)和栅氧化层(9)组成，多晶硅(6)和器件的栅电极相连，有源原胞区域的沟槽旁边包括P型基区(7a)和CS层(8)，P型基区(7a)上面还设有一个或多个N+发射区(1)和多个P+接触区(2)，N+发射区(1)和P+接触区(2)通过介质层(4)中的窗口(20)和金属发射极(5)相连接，有源原胞区域的P型基区(7a)是连续的并且通过P+接触区(2)和金属发射极(5)相连接；嵌入原胞区域的沟槽结构由多晶硅(3)和栅氧化层(9)组成，多晶硅(3)和发射极电极相连，嵌入原胞区域的沟槽之间具有CS层(8)；其特征在于：嵌入原胞区域沟槽之间的P型基区(7b)是不连续的，P型基区(7b)沿沟槽的方向被N-漂移区(10)分割成不连续的区域，而且每个P型基区(7b)要么电位悬空，要么和发射极电极相连。2.根据权利要求1所述的具有不连续P型基区嵌入原胞结构的半导体器件，其特征在于：嵌入原胞区域的P型基区(7b)之中或之上还包含N+发射区(1)和P+接触区(2)。3.根据权利要求1或2所述的具有不连续P型基区嵌入原胞结构的半导体器件，其特征在于：嵌入原胞区域的P型基区(7b)是以任意方式排列。4.根据权利要求３所述的具有不连续P型基区嵌入原胞结构的半导体器件，其特征在于：嵌入原胞区域的P型基区(7b)是排列在一条直线上，或者以交错方式排列。5.根据权利要求1所述的具有不连续P型基区嵌入原胞结构的半导体器件，其特征在于：嵌入原胞区域的多...

【专利技术属性】
技术研发人员：李宇柱，
申请(专利权)人：常州中明半导体技术有限公司，
类型：发明
国别省市：江苏,32