形成沟槽的方法技术

一种形成半导体器件的方法包括：在衬底上方形成材料层以及在材料层中形成第一沟槽；沿着第一沟槽的侧壁形成共形覆盖层；在沿着第一沟槽的侧壁沉积覆盖层时在材料层中形成第二沟槽以及在第一沟槽和第二沟槽内形成导电部件。本发明专利技术实施例涉及半导体器件及其形成方法以及形成沟槽的方法。

【技术实现步骤摘要】
形成沟槽的方法
本专利技术实施例涉及半导体器件及其形成方法以及形成沟槽的方法。
技术介绍
半导体集成电路(IC)工业经历了高速发展。IC设计和材料中的技术进步已经产生了多代IC，其中，每一代IC都具有比上一代更小和更复杂的电路。在IC发展过程中，功能密度(即，每芯片面积上互连器件的数量)通常增大了而几何尺寸(即，使用制造工艺可以做出的最小的元件(或线))减小了。该按比例缩小工艺通常因提高生产效率和降低相关成本而提供益处。这样的成比例缩小也增加了处理和制造IC的复杂程度。为了实现这些进步，需要IC处理和制造中的类似的发展。当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各种技术节点按比例缩小时，有利于晶体管和其他器件之间的接线的导电线和相关介电材料的互连在IC性能提高方面具有重要的作用。尽管制造IC器件的现有方法通常能满足其预期目的，但是这些方法不能在所有的方面完全符合要求。例如，期望在互连结构中的沟槽的形成中有所改进。
技术实现思路
根据本专利技术的一个实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成材料层；在所述材料层中形成第一沟槽，其中，所述第一沟槽具有本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包括：在衬底上方形成材料层；在所述材料层中形成第一沟槽，其中，所述第一沟槽具有第一宽度；沿着所述第一沟槽的侧壁形成共形覆盖层，其中，所述覆盖层具有与所述材料层不同的蚀刻速率；在沿着所述第一沟槽的侧壁设置所述覆盖层的同时，在所述材料层中形成所述二沟槽，其中，所述第二沟槽具有大于所述第一宽度的第二宽度，其中，所述第二沟槽与所述第一沟槽连通；以及在所述第一沟槽和所述第二沟槽内形成导电部件。

【技术特征摘要】
2015.12.21 US 14/976,7511.一种形成半导体器件的方法，包括：在衬底上方形成材料层；在所述材料层中形成第一沟槽，其中，所述第一沟槽具有第一宽度；沿着所述第一沟槽的侧壁形成共形覆盖层，其中，所述覆盖层具有与所述材料层不同的蚀刻速率；在沿着所述第一沟槽的侧壁设置所述覆盖层的同时，在所述材料层中形成所述二沟槽，其中，所述第二沟槽具有大于所述第一宽度的第二宽度，其中，所述第二沟槽与所述第一沟槽连通；以及在所述第一沟槽和所述第二沟槽内形成导电部件。2.根据权利要求1所述的方法，在形成所述第二沟槽后，延伸所述第一沟槽以将所述衬底的部分暴露于所述第一沟槽内。3.根据权利要求1所述的方法，其中，所述覆盖层是介电层并通过原子层沉积形成。4.根据权利要求3所述的方法，其中，所述覆盖层包括不含碳的介电材料。5.根据权利要求1所述的方法，其中，所述材料层包括极低k(ELK)介电材料。6.根据权利要求1所述的方法，其中，在所述材料层中形成所述第一沟槽包括：在所述材料层上方形成第一图案化的硬掩模，所述第一图案化的硬掩模具有第一开口，所述第一开口具有所述第一宽度；在所述第一图案化的硬掩模上方形成第二图案化的硬掩模，所述第二图案化的硬掩模具有第二开口，所述第二开口具有所述第二宽度；以及穿过所述第一开口蚀刻所述材料层。7.根据权利要求6所述的方法，其中，在所述材料层中形成所述第二沟槽包括穿过所述第二...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71