用于蚀刻低K及其它介电质膜的制程腔室制造技术

本发明专利技术描述用于蚀刻低k及其它介电质膜的方法及制程腔室。举例而言，方法包括以等离子体制程修改低k介电层的部分。在掩模层及低k介电层的未经修改的部分上有选择地蚀刻低k介电层的经修改的部分。描述具有用于交替地产生不同等离子体的多个腔室区域的蚀刻腔室。在实施例中，在一个操作模式中提供第一电荷耦合的等离子体源以产生至工作件的离子流，而在另一操作模式中提供第二等离子体源以提供反应性物质流而无至工作件的显著离子流。控制器操作以随时间重复循环操作模式以移除期望的介电材料的累积量。

Process chamber for etching low K and other dielectric plasma membranes

Methods and process chambers for etching low k and other dielectric plasma membranes are described. For example, the method includes modifying the portion of the low k dielectric layer by plasma process. A modified portion of the low k dielectric layer is selectively etched on an unmodified portion of the mask layer and the low k dielectric layer. An etch chamber having a plurality of chamber regions for alternately producing different plasmas is described. In an embodiment, provides the first charge coupled plasma source to produce ions to work piece flow in a mode of operation, and provides second significant ion plasma source in another mode of operation to provide reactive material flow and no flow to the work piece. The controller operates to repeat the cyclic operation mode over time to remove the cumulative amount of desired dielectric material.

【技术实现步骤摘要】
用于蚀刻低K及其它介电质膜的制程腔室本申请是申请日为“2012年10月17日”、申请号为“201280048477.6”、题为“用于蚀刻低K及其它介电质膜的制程腔室”的专利技术专利申请的分案申请。相关申请案的交叉引用本申请案主张于2011年10月27日提出申请的标题为“ProcessChamberforEtchingLowKandOtherDielectricFilms”的美国临时申请案第61/552,183号的权益，该申请案的内容在此为所有目的以引用的方式整体并入本文。
本专利技术的实施例涉及微电子元件处理领域，且尤其涉及低k介电质膜的等离子体蚀刻。
技术介绍
在半导体制造业中，低k介电质系相对于二氧化硅具有小介电常数的材料。低k介电材料实施系用于允许微电子元件的持续规模化的若干策略中的一者。在数字电路中，绝缘介电质使导电部分(例如，互连电线及晶体管)彼此分隔。随着组件的规模化且晶体管更加靠近在一起，绝缘介电质已薄化至电荷积聚并且串扰不利地影响元件效能的程度。用相同厚度的低k介电质替换二氧化硅降低寄生电容，允许更快的切换速度及更低的热耗散。然而，因为已经发现此等膜的处理(特别是此等膜的蚀刻)会损坏材料及/或致使材料不稳定或不适于元件制造，所以在低k介电质处理技术的发展中需要显著改良。附图说明本专利技术的实施例系以举例方式而非限制地图示于随附图式的诸图中，其中：图1系图示根据本专利技术的实施例的用于以单个等离子体蚀刻腔室来蚀刻低k介电质膜的多操作模式蚀刻制程的流程图；图2系根据一实施例的流程图，进一步说明蚀刻腔室如何在由图1所图示的蚀刻制程所使用的多个模式中操作；图3A、图3B、图3C、图3D、图3E及图3F图示根据本专利技术实施例的横截面图，说明多操作模式蚀刻制程100的方法对暴露于制程的示例性工作件的效果；图4系根据实施例的多腔室处理平台的平面图，该多腔室处理平台可经配置以包括一或多个蚀刻腔室以执行图1所图示的多操作模式蚀刻制程；图5A图示根据实施例的双区喷淋头的切口透视图，该双区喷淋头可用于蚀刻腔室中以执行图1所图示的多操作模式蚀刻制程；图5B图示根据本专利技术实施例的图5A的切口透视图的放大部分；图6A图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；图6B图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的蚀刻操作；图6C图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的沉积操作；图7图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；图8A图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；图8B图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的蚀刻操作；图8C图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的沉积操作；图9A图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；图9B图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的蚀刻操作；图9C图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的沉积操作；及图10图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的各个操作。具体实施方式总体而言，此处描述的等离子体蚀刻方法的实施例使用破坏机制来蚀刻低k(及其它介电质)材料并留下状况良好的剩余的经蚀刻膜。此处描述的等离子体蚀刻方法的实施例循环地真空(亦即，不破坏真空)执行至少二次单独的基于等离子体的操作，并优选地系在相同腔室中执行以获得最大产量优势。在此等操作的一个操作中，各向异性(定向的)等离子体将介电质膜的正被蚀刻的一部分的块状结构及/或组成修改成更似二氧化硅(SiO2)或子氧化硅(siliconsub-oxide；SiOx)。此膜修改操作可概念化为可控制地及有选择地用第一等离子体条件破坏一部分介电质膜。在此等操作的第二个操作中，各向同性(不定向的)条件有选择地移除在具有块状性质的下层介电质膜上方的经修改膜部分(具有经修改的结构或组成)。可顺序地且重复地执行此等操作以实现膜移除的任一期望的累积量(亦即，实现期望的蚀刻深度)。通过将块状膜蚀刻分隔成两个不同操作或操作模式，等离子体条件的设计以及提供那些条件的蚀刻腔室的设计具有明显更高的自由度及/或更大的制程窗。介电质膜蚀刻制程区分成至少这两个独立操作模式亦提供对蚀刻参数的控制程度，此控制程度允许将各向异性剖面(profile)蚀刻成低k或其它介电质膜，并有利地极小修改在邻近于蚀刻特征结构的区域中的介电质膜组成(例如，暴露于等离子体蚀刻并不负面影响侧壁)。此精确控制的重要来源来自本质上具高化学性质的各向同性蚀刻条件，且因而在具有偏离SiO2性质的块状性质(例如，在一定程度上结合碳)的下层介电质之间提供非常高的选择性。尽管在两种材料组成物之间的高选择性系经常用于在消耗第一材料层后停止蚀刻(例如，在多材料沉积膜堆迭中作为一种终止对层的蚀刻的方式，该层具有可蚀刻的组成，该层下有下层蚀刻停止层，该下层蚀刻停止层具有不可蚀刻的组成)，此处的技术采用对块状膜本身为高选择性的蚀刻制程来渐进地蚀刻穿过块状膜。在实施例中，多操作模式蚀刻制程完全不含碳氟化合物。尽管习知介电质蚀刻依赖沉积在经蚀刻的介电层的侧壁上的CF聚合物来实现蚀刻各向异性，但此处的方法经由膜修改制程(模式)的各向异性结合膜蚀刻制程(模式)的高选择性来实现蚀刻各向异性。避免通常基于碳氟化合物(基于CxFy)的蚀刻制程以及伴随的CF聚合物致使任一钝化聚合物的经蚀刻介电质表面相对较清洁。因而，可避免通过等离子体或可破坏介电质(例如，经由膜中的碳物质的氧化)的其它构件进行的后蚀刻处理(post-etchtreatment；PET)。现提供蚀刻方法、如何可在单个腔室中执行此方法以及适于执行此蚀刻方法的实施例的腔室硬件的更详细描述。首先描述蚀刻方法，图1系图示根据本专利技术的实施例的以单个等离子体蚀刻腔室来蚀刻低k介电质膜的多操作模式蚀刻制程100的流程图。图3A至图3F图示表示根据本专利技术的实施例的多操作模式蚀刻制程100的方法对暴露于制程的示例性工作件的效果的横截面图。从操作105开始，将工作件载入等离子体处理腔室中。尽管工作件大体可采取任何形式，但在第3A图提供的说明性实施例中，工作件包括基板302，将要蚀刻的介电质设置在该基板302上。基板302可具有适于承受制造制程的任一材料且作为可设置及/或形成微电子元件(诸如，针对积体电路、光学、太阳能、微机电系统，或类似的微/毫微制造元件)层的基础。根据本专利技术的实施例，基板302由基于第IV族的材料组成，该等材料诸如(但不限于)结晶硅、锗或硅/锗。在具体实施例中，基板302是单晶硅基板。在另一实施例中，基板302由III-Ⅴ族材料组成。在另一实施例中，多个有源元件设置在标定为基板302的区域内。工作件进一步包括待蚀刻的暴露的介电质。在图1及图3A至图3F所图示的示例性实施例中，暴露的介电质为低k材料，但更大体而言可为非二氧化本文档来自技高网...

【技术保护点】
一种蚀刻低K介电质膜的方法，所述方法包括：将工作件载入蚀刻腔室中；通过用具有低能量非反应离子流轰击工作件来修改置于工作件上的低k介电质膜的顶部厚度，所述非反应离子流来自在第一腔室区域中被激发的第一源气体的电容耦合的的等离子体；选择性地在所述低k介电质膜上方蚀刻经修改的所述低k介电质膜的顶部厚度，将所述低k介电质膜通过将所述工作件暴露于反应性物质被设置在所述顶部厚度的下方，所述反应性物质由第二腔室区域中被激发的第二源气体的等离子体产生；周期性地重复修改和蚀刻二者直到满足蚀刻制程终止标准；并且自所述蚀刻腔室卸载所述工作件。

【技术特征摘要】
2011.10.27 US 61/552,183;2012.10.12 US 13/651,0741.一种蚀刻低K介电质膜的方法，所述方法包括：将工作件载入蚀刻腔室中；通过用具有低能量非反应离子流轰击工作件来修改置于工作件上的低k介电质膜的顶部厚度，所述非反应离子流来自在第一腔室区域中被激发的第一源气体的电容耦合的的等离子体；选择性地在所述低k介电质膜上方蚀刻经修改的所述低k介电质膜的顶部厚度，将所述低k介电质膜通过将所述工作件暴露于反应性物质被设置在所述顶部厚度的下方，所述反应性物质由第二腔室区域中被激发的第二源气体的等离子体产生；周期性地重复修改和蚀刻二者直到满足蚀刻制程终止标准；并且自所述蚀刻腔室卸载所述工作件。2.如权利要求1所述的方法，其特征在于，所述低k介电质包含碳，并且其中所述修改包括降低所述低k介电质膜的所述顶部厚度中的碳含量。3.如权利要求1所述的方法，其特征在于，所述第一腔室区域在支撑所述工作件的夹盘和第一喷淋头之间，并且其中所述...

【专利技术属性】
技术研发人员：D·卢博米尔斯基，S·耐马尼，E·叶，S·G·别洛斯托茨基，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US