具有电阻经减小的互连件的存储器装置制造方法及图纸

本发明专利技术实施例涉及具有电阻经减小的互连件的存储器装置。根据本发明专利技术的一些实施例，一种互连结构包含下部互连层、中间互连层和上部互连层。所述下部互连层中的第一导线和第二导线大体上在第一方向上跨存储器阵列区延伸，且所述下部互连层中的额外下部导线大体上在所述第一方向上跨外围区延伸。所述中间互连层中的第一多个导线段大体上在所述第一方向上跨所述存储器阵列区延伸，且所述中间互连层中的额外中间导线段大体上在第二垂直方向上跨所述外围区延伸。所述上部互连层中的第二多个导线段大体上在所述第一方向上跨所述存储器阵列区延伸，且所述上部互连层中的额外上部导线段大体上在所述第一方向上跨所述外围区延伸。

【技术实现步骤摘要】
具有电阻经减小的互连件的存储器装置
本专利技术实施例涉及具有电阻经减小的互连件的存储器装置。
技术介绍
半导体存储器是实施于基于半导体的集成电路上的电子数据存储装置，且通常具有比其它类型的数据存储技术快得多的存取时间。举例来说，数据的字节通常可在数纳秒内写入到半导体存储器或从半导体存储器读取，而旋转存储装置(例如硬盘)的存取时间处于毫秒范围内。出于这些及其它原因，半导体存储器用作计算机存储器保持所述计算机目前作用于的数据的主要存储机构，以及其它用途。
技术实现思路
本专利技术的一些实施例提供一种存储器装置，其包括：第一导线和第二导线，其在下部互连层内跨存储器单元行彼此大体上平行地延伸，所述第一导线和所述第二导线耦合到所述行的存储器单元；第一多个导线段，其安置于在所述下部互连层上方的中间互连层内，其中所述第一多个导线段中的导线段耦合到所述第一导线上的不同位置且与所述第一导线平行地电耦合；第二多个导线段，其安置于所述中间互连层中，其中所述第二多个导线段中的导线段耦合到所述第二导线上的不同位置且与所述第二导线平行地电耦合，所述第二多个导线段在几何形状上平行于所述第一多个导线段；第三多个导线段，其安置于安置在所述中间互连层上方的上部互连层中，其中所述第三多个导线段中的导线段耦合到所述第一导线上的不同位置且与所述第一导线平行地电耦合；和第四多个导线段，其安置于所述上部互连层中，其中所述第四多个导线段中的导线段耦合到所述第二导线上的不同位置且与所述第二导线平行地电耦合，所述第四多个导线段在几何形状上平行于所述第二多个导线段。本专利技术的一些实施例提供一种存储器装置，其包括：存储器阵列区，其对应于存储器单元阵列；外围区，其与所述存储器阵列区间隔开且对应于可操作地耦合到所述存储器单元阵列的外围电路；和互连结构，其布置于所述存储器阵列区和所述外围区上方，所述互连结构包括安置于介电结构中的下部互连层、中间互连层和上部互连层；其中第一导线和第二导线安置于所述下部互连层中，大体上在第一方向上跨所述存储器阵列区延伸，且安置于所述下部互连层中的额外下部导线大体上在所述第一方向上跨所述外围区延伸且与所述第一导线和所述第二导线大体上平行地布置；其中第一多个导线段安置于所述中间互连层中，大体上在所述第一方向上跨所述存储器阵列区延伸，且所述中间互连层中的额外中间导线段大体上在垂直于所述第一方向的第二方向上跨所述外围区延伸；且其中所述上部互连层中的第二多个导线段大体上在所述第一方向上跨所述存储器阵列区延伸，且所述上部互连层中的额外上部导线段大体上在所述第一方向上跨所述外围区延伸。本专利技术的一些实施例提供一种存储器装置，其包括：多个双端口存储器单元，其布置于行和列中；第一字线，其跨双端口存储器单元行延伸且布置于下部互连层内，所述第一字线耦合到与所述行的所述双端口存储器单元的第一端口相关联的存取晶体管；第二字线，其跨所述双端口存储器单元行延伸且布置于所述下部互连层内，所述第二字线与所述第一字线大体上平行且耦合到与所述行的所述双端口存储器单元的第二端口相关联的存取晶体管；和第一多个导线段，其布置在所述第一字线和所述第二字线上方且耦合到所述第一字线或所述第二字线上的不同位置，所述第一多个导线段与所述第一字线在几何形状上大体平行，且所述第一多个导线段中的每一者与所述第一字线或第二字线平行地电耦合。附图说明当结合附图阅读时，从以下详细描述最好地理解本揭露的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。图1说明根据本揭露的一些实施例的存储器装置的框图。图2A说明根据一些实施例的具有跨每一个别行延伸的单独字线和跨每一单独字线电性地平行布置的导线段的存储器装置的简化布局或放置图示。图2B说明根据一些实施例的具有跨每一个别行延伸的一对字线和跨每一字线电性地平行布置的导线段的存储器装置的简化布局或放置图示。图3说明根据一些实施例的双端口存储器单元行的布局图。图4A到4B说明在根据图3的双端口存储器单元行的第一方向上所取的横截面图的一些实施例。图5A到5B说明在根据图3的双端口存储器单元行的第二方向上所取的横截面图的一些实施例。图6说明根据一些实施例的包含存储器阵列区和外围区的集成电路的一系列下部金属线(例如对应于字线或位线的金属1线)的布局图。图7说明根据一些实施例的包含存储器阵列区和外围区的集成电路的一系列中间金属导线段(例如安置在图6的下部金属线上方的金属2线)的布局图。图8说明根据一些实施例的包含存储器阵列区和外围区的集成电路的一系列上部金属导线段(例如安置在图7的中间导线上方的金属3线)的布局图。图9说明根据一些实施例的包含具有跨每一行大体上平行地延伸的一系列导线段的单端单端口存储器单元的存储器装置的一些实施例的示意图。图10说明根据一些实施例的包含具有跨每一行大体上平行地延伸的一系列导线段的单端双端口存储器单元的存储器装置的一些实施例的示意图。图11说明根据一些实施例的包含具有跨每一行大体上平行地延伸的一系列导线段的差分单端口存储器单元的存储器装置的一些实施例的示意图。图12说明根据一些实施例的包含具有跨每一行大体上平行地延伸的一系列导线段的差分双端口存储器单元的存储器装置的一些实施例的示意图。图13说明根据一些实施例的呈流程图格式的方法。具体实施方式以下揭露内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本揭露。当然，这些组件和布置仅为实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征形成于第二特征上方或上可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可以不直接接触的实施例。此外，本揭露可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。此外，为易于描述，可使用例如“下面”、“下方”、“下部”、“上方”、“上部”和其类似者的空间相对术语，描述如图中所说明的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向以外，空间相关术语还意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相关描述词同样可相应地进行解释。存储器装置通常包含布置于行和列中的存储器单元阵列。图1展示包含其中多个存储器单元102布置于一系列M列和N行中的阵列101的存储器装置100的实例，其中M和N可为任何整数且可彼此相同或不同。为了清楚起见，个别存储器单元102在图1中标记为C列-行。在图1的实例中，存储器单元102是各自具有单个端口的单端存储器单元，但如将在本文中更详细地了解，在其它实施例中，存储器单元可为差分而非单端的，且/或可具有多个端口而非单个端口。参见例如在本文中进一步论述的图9到12。在图1中，每一存储器单元102包含可经由存取晶体管106或其它存取装置(例如二极管)存取的数据存储元件104。沿着每一行，一或多个字线108耦合到所述行的存取晶体管106的栅极；而沿着每一列，一或多个位线110耦合到沿着所述列的存取晶体管106的源极/漏极区。为本文档来自技高网...

【技术保护点】
一种存储器装置，其包括：第一导线和第二导线，其在下部互连层内跨存储器单元行彼此大体上平行地延伸，所述第一导线和所述第二导线耦合到所述行的存储器单元；第一多个导线段，其安置于在所述下部互连层上方的中间互连层内，其中所述第一多个导线段中的导线段耦合到所述第一导线上的不同位置且与所述第一导线平行地电耦合；第二多个导线段，其安置于所述中间互连层中，其中所述第二多个导线段中的导线段耦合到所述第二导线上的不同位置且与所述第二导线平行地电耦合，所述第二多个导线段在几何形状上平行于所述第一多个导线段；第三多个导线段，其安置于安置在所述中间互连层上方的上部互连层中，其中所述第三多个导线段中的导线段耦合到所述第一导线上的不同位置且与所述第一导线平行地电耦合；和第四多个导线段，其安置于所述上部互连层中，其中所述第四多个导线段中的导线段耦合到所述第二导线上的不同位置且与所述第二导线平行地电耦合，所述第四多个导线段在几何形状上平行于所述第二多个导线段。

【技术特征摘要】
2015.12.29 US 62/272,187;2016.12.20 US 15/384,3731.一种存储器装置，其包括：第一导线和第二导线，其在下部互连层内跨存储器单元行彼此大体上平行地延伸，所述第一导线和所述第二导线耦合到所述行的存储器单元；第一多个导线段，其安置于在所述下部互连层上方的中间互连层内，其中所述第一多个导线段中的导线段耦合到所述第一导线上的不同位置且与所述第一导线平行地电耦合；第二多个导线段，其安置于所述中间互连层中，其中所述第二多个导线段中的导线段耦合到所述第二导线上的不同位置且与所述第二导线平行地电耦合，所述第二多个导线段在几何形状上平行于所述第一多个导线段；第三多个导线段，其安置于安置在所述中间互连层上方的上部互连层中，其中所述第三多个导线段中的导线段耦合到所述第一导线上的不同位置且与所述第一导线平行地电耦合；和第四多个导线段，其安置于所述上部互连层中，其中所述第四多个导线段中的导线段耦合到所述第二导线上的不同位置且与所述第二导线平行地电耦合，所述第四多个导线段在几何形状上平行于所述第二多个导线段。2.根据权利要求1所述的存储器装置，其中所述下部互连层紧邻所述中间互连层，其中仅一个层的通孔将所述下部互连层电连接到所述中间互连层。3.根据权利要求1所述的存储器装置，其中所述下部互连层是金属1层，所述中间互连层是金属2层，且所述上部互连层是金属3层。4.根据权利要求1所述的存储器装置，其中所述存储器装置包括存储器阵列区和与所述存储器阵列区间隔开的外围区，其中所述第一多个导线段、第二多个导线段、第三多个导线段和第四多个导线段在第一方向上跨所述存储器阵列区大体上平行地布置。5.根据权利要求1所述的存储器装置，其中所述第一多个导线段中的所述导线段具有彼此相等的相应第一长度，且其中所述第二多个导线段中的所述导线段具有彼此相等且等于所述相应第一长度的相应第二长度。6.根据权利要求1所述的存储器装置，其中所述第三多个导线段中的所述导线段具有彼此相等的相应第三长度，且其中所述第四多个导线段中的...

【专利技术属性】
技术研发人员：赛尔·普特·辛格，陈炎辉，维那希·加德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71