追踪电路及静态随机存取存储器制造技术

一种追踪电路，用于静态随机存取存储器，所述静态随机存取存储器包括：灵敏放大器和至少一个静态随机存取位单元电路，所述静态随机存取位单元电路在字线信号控制下漏电；包括：互相并联的多个使能时间模拟电路，所述多个使能时间模拟电路的输入端接收所述静态随机存取存储器的字线信号的镜像信号，所述多个使能时间模拟电路适于模拟所述静态随机存取位单元电路的漏电，以得到漏电时间追踪信号；驱动电路，所述驱动电路的输入端连接所述使能时间模拟电路的输出端，并根据所述漏电时间追踪信号产生所述灵敏放大器的使能信号。本发明专利技术追踪电路通过减小模拟得到的灵敏放大器使能时间的变动区间，可以提高静态随机存取存储器的工作速度。

【技术实现步骤摘要】
追踪电路及静态随机存取存储器
本专利技术涉及电子
，尤其是涉及一种追踪电路及静态随机存取存储器。
技术介绍
随着电子信息技术的飞速发展，人们对电子产品的速度提出了更高的要求，同时，速度也已经成为电路中最重要的指标之一，这对电路设计人员提出了更高的挑战，电路设计人员需要对部分现有的功能电路进行优化，使之具有更快的速度。静态随机存取存储器(StaticRandomAccessMemory，SRAM)是最常用的存储器之一，采用静态存储方式，以静态随机存取位单元电路作为存储单元。SRAM的特点是读写速度快，并且需要较小的供电电压，功耗较低，并且无需配合内存刷新电路可提高工作效率，但掉电后数据不能保存。SRAM一般包括：由所述存储单元组成的存储阵列、灵敏放大器(SensitiveAmplifier，SA)、译码电路、控制电路和时序控制电路等，其中，所述灵敏放大器适于读取所述存储阵列所存储的数据，并进行放大。在SRAM电路中还包括追踪(Tracking)电路，常被用于产生灵敏放大器的使能信号，一般包括：使能时间模拟电路和驱动电路。由于所述追踪电路是模拟SRAM存储阵列中静态随机存取位单元电路的漏电，以得到合适的灵敏放大器使能时间t，那么，为保证SRAM运行的稳定，需要在设计中保证所述灵敏放大器使能时间t的变化区间(Variation)尽量小，此变化区间越小，就可以通过外部电路的匹配设计使得SRAM的工作速度越快。但是，现有技术的SRAM中，追踪电路追踪得到的灵敏放大器的使能时间的变动区间较大，限制了SRAM的工作速度。
技术实现思路
本专利技术解决的技术问题是减小模拟得到的灵敏放大器使能时间的变动区间，从而提高SRAM的工作速度。为解决上述技术问题，本专利技术实施例提供一种追踪电路，用于静态随机存取存储器，所述静态随机存取存储器包括：灵敏放大器和至少一个静态随机存取位单元电路，所述静态随机存取位单元电路在字线信号控制下漏电；包括：互相并联的多个使能时间模拟电路，所述多个使能时间模拟电路的输入端接收所述静态随机存取存储器的字线信号的镜像信号，所述多个使能时间模拟电路适于模拟所述静态随机存取位单元电路的漏电，以得到漏电时间追踪信号；驱动电路，所述驱动电路的输入端连接所述使能时间模拟电路的输出端，并根据所述漏电时间追踪信号产生所述灵敏放大器的使能信号。可选地，所述使能时间模拟电路包括：追踪位单元电路，所述追踪位单元电路的输入端连接所述使能时间模拟电路的输入端，所述追踪位单元电路输出第一逻辑信号；负载位单元电路，所述负载位单元电路的输入端连接所述追踪位单元电路的输出端，所述负载位单元电路适于为所述追踪位单元电路提供相当于所述静态随机存取位单元电路的负载，所述追踪位单元电路在所述字线信号的镜像信号控制下驱动所述负载位单元电路，以模拟所述静态随机存取位单元电路的漏电。可选地，所述使能时间模拟电路还包括：反相电路，所述反相电路的输入端连接所述追踪位单元电路的输出端，所述反相电路的输出端输出所述漏电时间追踪信号。可选地，所述静态随机存取位单元电路具有第一锁存点和第二锁存点，包括：第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；其中，所述第一NMOS晶体管的栅极连接所述第一PMOS晶体管的栅极，并连接所述第二NMOS晶体管的漏极以及所述第二PMOS晶体管的漏极，所述第一NMOS晶体管的源极接地，所述第一NMOS晶体管的漏极连接所述第一PMOS晶体管的漏极，并连接所述第二NMOS晶体管的栅极以及所述第二PMOS晶体管的栅极；所述第二NMOS晶体管的源极接地；所述第一PMOS晶体管的源极连接电源；所述第二PMOS晶体管的源极连接电源；所述第一NMOS晶体管的漏极连接所述第一锁存点；所述第二NMOS晶体管的漏极连接所述第二锁存点；所述第三NMOS晶体管的漏极连接所述第一锁存点；所述第四NMOS晶体管的漏极连接所述第二锁存点。可选地，所述追踪位单元电路包括至少一个所述静态随机存取位单元电路，其中，所述静态随机存取位单元电路中的第一锁存点连接电源或地；或者，所述静态随机存取位单元电路中的第二锁存点连接电源或地；所述第三NMOS晶体管的栅极连接所述字线信号的镜像信号，所述第三NMOS晶体管的漏极输出所述第一逻辑信号；或者，所述第四NMOS晶体管的栅极连接所述字线信号的镜像信号，所述第四NMOS晶体管的漏极输出所述第一逻辑信号。可选地，所述负载位单元电路包括至少一个所述静态随机存取位单元电路，其中，所述第三NMOS晶体管的栅极接地，所述第三NMOS晶体管的漏极输入所述第一逻辑信号；或者，所述第四NMOS晶体管的栅极接地，所述第四NMOS晶体管的漏极输入所述第一逻辑信号。可选地，所述反相电路包括：第三PMOS晶体管和第五NMOS晶体管，其中，所述第三PMOS晶体管的源极接电源，所述第三PMOS晶体管的栅极连接所述第五NMOS晶体管的栅极并连接所述反相电路的输入端，所述第三PMOS晶体管的漏极连接所述第五NMOS晶体管的漏极并连接所述反相电路的输出端；所述第五NMOS晶体管的源极接地。可选地，所述驱动电路包括：逻辑电路，所述逻辑电路的输入端连接所述驱动电路的输入端，用于对所述漏电时间追踪信号进行逻辑运算，得到第二逻辑信号；驱动增强电路，用于增强所述第二逻辑信号的驱动能力，所述驱动增强电路的输出端输出所述灵敏放大器的使能信号。为解决上述技术问题，本专利技术实施例还提供一种静态随机存取存储器，包括以上所述的追踪电路。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例提供的追踪电路包括：互相并联的多个使能时间模拟电路，所述多个使能时间模拟电路的输入端接收SRAM的字线信号的镜像信号，所述多个使能时间模拟电路适于模拟所述静态随机存取位单元电路的漏电，以得到漏电时间追踪信号；所述追踪电路还包括：驱动电路，适于根据所述漏电时间追踪信号产生所述灵敏放大器的使能信号。本专利技术实施例追踪电路通过模拟静态随机存取位单元电路的漏电，可得所述灵敏放大器的使能信号相对于所述字线信号的镜像信号的延时t，并将所述延时t作为灵敏放大器使能时间，但是，由于追踪电路中各器件的制造工艺存在误差，使得所述灵敏放大器的使能信号相对于所述字线信号的镜像信号的延时t具有一定的不确定性，表现为延时t具有变化区间Δt，在SRAM中，灵敏放大器的使能时间需以t+Δt为准，变化区间Δt越小，SRAM的工作速度越快。相比于现有技术的追踪电路，本专利技术实施例采用了互相并联的多个使能时间模拟电路以共同模拟静态随机存取位单元电路的漏电，使得所述延时t的变化区间Δt被有效降低，从而提高SRAM的速度。进一步而言，本实施例中的所述追踪位单元电路可以包括至少一个所述静态随机存取位单元电路，所述负载位单元电路亦可以包括至少一个所述静态随机存取位单元电路，使本实施例更易实施。附图说明图1是现有的一种追踪电路的示意性结构框图；图2是本专利技术实施例追踪电路的示意性结构框图；图3是本专利技术实施例使能时间模拟电路的示意性结构框图；图4是本专利技术实施例追踪位单元电路的电路图；图5是本专利技术实施例负载位单元电路的电路图；图6是本本文档来自技高网...

【技术保护点】
一种追踪电路，用于静态随机存取存储器，所述静态随机存取存储器包括：灵敏放大器和至少一个静态随机存取位单元电路，所述静态随机存取位单元电路在字线信号控制下漏电；其特征在于，包括：互相并联的多个使能时间模拟电路，所述多个使能时间模拟电路的输入端接收所述静态随机存取存储器的字线信号的镜像信号，所述多个使能时间模拟电路适于模拟所述静态随机存取位单元电路的漏电，以得到漏电时间追踪信号；驱动电路，所述驱动电路的输入端连接所述使能时间模拟电路的输出端，并根据所述漏电时间追踪信号产生所述灵敏放大器的使能信号。

【技术特征摘要】
1.一种追踪电路，用于静态随机存取存储器，所述静态随机存取存储器包括：灵敏放大器和至少一个静态随机存取位单元电路，所述静态随机存取位单元电路在字线信号控制下漏电；其特征在于，包括：互相并联的多个使能时间模拟电路，所述多个使能时间模拟电路的输入端接收所述静态随机存取存储器的字线信号的镜像信号，所述多个使能时间模拟电路适于模拟所述静态随机存取位单元电路的漏电，以得到漏电时间追踪信号；驱动电路，所述驱动电路的输入端连接所述使能时间模拟电路的输出端，并根据所述漏电时间追踪信号产生所述灵敏放大器的使能信号。2.如权利要求1所述的追踪电路，其特征在于，所述使能时间模拟电路包括：追踪位单元电路，所述追踪位单元电路的输入端连接所述使能时间模拟电路的输入端，所述追踪位单元电路输出第一逻辑信号；负载位单元电路，所述负载位单元电路的输入端连接所述追踪位单元电路的输出端，所述负载位单元电路适于为所述追踪位单元电路提供相当于所述静态随机存取位单元电路的负载，所述追踪位单元电路在所述字线信号的镜像信号控制下驱动所述负载位单元电路，以模拟所述静态随机存取位单元电路的漏电。3.如权利要求2所述的追踪电路，其特征在于，所述使能时间模拟电路还包括：反相电路，所述反相电路的输入端连接所述追踪位单元电路的输出端，所述反相电路的输出端输出所述漏电时间追踪信号。4.如权利要求2所述的追踪电路，其特征在于，所述静态随机存取位单元电路具有第一锁存点和第二锁存点，包括：第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；其中，所述第一NMOS晶体管的栅极连接所述第一PMOS晶体管的栅极，并连接所述第二NMOS晶体管的漏极以及所述第二PMOS晶体管的漏极，所述第一NMOS晶体管的源极接地，所述第一NMOS晶体管的漏极连接所述第一PMOS晶体管的漏极，并连接所述第二NMOS晶体管的栅极以及所述第二PMOS晶体管的栅极；所述第二NMOS晶体管的源极接...

【专利技术属性】
技术研发人员：陈双文，郝旭丹，方伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31