内部电压发生电路制造技术

可以提供一种内部电压发生电路。内部电压发生电路器件可以包括脉冲发生电路，其被配置成响应于外部电压而产生第一脉冲和第二脉冲。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生合成脉冲。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年10月26日提交的申请号为10-2015-0148454的韩国专利申请的优先权，通过引用整体合并于此。
本公开的实施例总体而言涉及一种内部电压发生电路、以及包括所述内部电压发生电路的半导体存储器件和系统。
技术介绍
通常，半导体存储器件从外部器件接收外部电压(例如，电源电压VDD)和接地电压VSS，以产生构成半导体存储器件的内部电路的操作中所使用的内部电压。用于操作半导体存储器件的内部电路的内部电压可以包括：核心电压VCORE、高电压VPP和反相偏置电压VBB。核心电压可以被供应至存储核心区。高电压VPP可以用于驱动或过驱动字线。反相偏置电压VBB可以被施加至存储核心区中的NMOS晶体管的块体区(或衬底)。核心电压VCORE可以是比由外部器件供应的电源电压VDD低的正电压。因而，核心电压VCORE可以通过将电源电压VDD降低至特定电平来产生。然而，高电压VPP可以比电源电压VDD高，而反相偏置电压VBB可以是比接地电压VSS低的负电压。因而，可能需要电荷泵电路来产生高电压VPP和反相偏置电压VBB。另外，在半导体存储器件中使用的内部电压可以包括用于对位线预充电的位线预充电电压VBLP以及被施加至存储单元的平板电极的单元平板电压VCP。位线预充电电压VBLP和单元平板电压VCP可以被设定成具有相同的电平(例如，核心电压VCORE的一半)。因此，位线预充电电压VBLP和单元平板电压VCP可以通过具有相同配置的内部电压发生电路来产生。用于产生位线预充电电压VBLP和单元平板电压VCP的内部电压发生电路可以被实现为独立操作或者单独操作。附图说明图1为图示根据一个实施例的内部电压发生电路的示例代表的框图。图2为图示包括在图1中的内部电压发生电路之内的电平移位器的示例代表的电路图。图3为图示包括在图1中的内部电压发生电路之内的第一脉冲发生电路的示例代表的电路图。图4为图示包括在图1中的内部电压发生电路之内的第一脉冲发生电路的示例代表的电路图。图5为图示包括在图1中的内部电压发生电路之内的第一脉冲发生电路的示例代表的电路图。图6为图示包括在图1中的内部电压发生电路之内的第二脉冲发生电路的示例代表的电路图。图7为图示包括在图1中的内部电压发生电路之内的脉冲合成电路的示例代表的电路图。图8为图示包括在图1中的内部电压发生电路之内的电压驱动电路的示例代表的电路图。图9为图示包括在图1中的内部电压发生电路之内的电压驱动电路的示例代表的电路图。图10和图11为图示图1至图9中所示的内部电压发生电路的操作的示例代表的时序图。图12为图示根据一个实施例的内部电压发生电路的示例代表的框图。图13图示了采用根据以上关于图1至图12所讨论的各种实施例的一种内部电压发生电路的系统的代表示例的框图。具体实施方式各种实施例可以针对一种根据外部电压的电平来调节内部电压的驱动的内部电压发生电路。根据一个实施例，可以提供一种内部电压发生电路器件。内部电压发生电路器件可以包括第一脉冲发生电路，其被配置成产生第一脉冲，所述第一脉冲具有响应于外部电压而通过第一变化率来调节的脉宽。内部电压发生电路器件可以包括第二脉冲发生电路，其被配置成产生第二脉冲，所述第二脉冲具有响应于外部电压而通过第二变化率来调节的脉宽。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲。根据一个实施例，可以提供一种内部电压发生电路器件。内部电压发生电路器件可以包括电平移位器，其被配置成用于将使能信号的电平移位，以产生移位使能信号。内部电压发生电路器件可以包括脉冲发生电路，其被配置成响应于移位使能信号而产生第一脉冲和第二脉冲。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲。第一脉冲具有可以响应于外部电压而通过第一变化率来调节的脉宽，而第二脉冲具有可以响应于外部电压而通过第二变化率来调节的脉宽。根据一个实施例，可以提供一种内部电压发生电路器件。内部电压发生电路器件可以包括脉冲发生电路，其被配置为响应于外部电压而产生第一脉冲和第二脉冲。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生合成脉冲。在下文中，将参照附图来描述本公开的各种实施例。然而，本文中所述的实施例仅是说明性的目的，并非旨在限制本公开的范围。参见图1，根据本专利技术的一个实施例的内部电压发生电路可以包括：电平移位器1、脉冲发生电路2、脉冲合成电路3以及电压驱动电路4。电平移位器1可以通过将使能信号EN电平移位来产生移位使能信号EN_SHF。使能信号EN可以是被使能用于驱动内部电压的信号。使能信号EN可以在内部电压与接地电压之间的范围内摆动。被使能的使能信号EN的电平可以根据实施例而设定成不同。移位使能信号EN_SHF可以在外部电压与接地电压之间的范围内摆动。移位使能信号EN_SHF的摆动宽度可以根据实施例而设定成不同。脉冲发生电路2可以包括第一脉冲发生电路21和第二脉冲发生电路22。第一脉冲发生电路21可以包括无源元件，并且可以接收移位使能信号EN_SHF，以产生第一脉冲PUL1。第二脉冲发生电路22可以包括被配置成包括多个MOS晶体管的反相器链，并且可以接收移位使能信号EN_SHF，以产生第二脉冲PUL2。第一脉冲PUL1可以具有根据外部电压的变化而通过第一变化率来调节的脉宽。第二脉冲PUL2可以具有根据外部电压的变化而通过第二变化率来调节的脉宽。第一变化率和第二变化率中的每个可以被设定成脉宽的变化量与电源电压的变化量之比。第二变化率可以被设定成比第一变化率大。在这种情况下，如果外部电压的电平降低，则第二脉冲PUL2与第一脉冲PUL1之间的脉宽差可以增加。第一脉冲PUL1可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。类似地，第二脉冲PUL2可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。第一变化率和第二变化率可以根据实施例而设定成不同。脉冲合成电路3可以通过将第一脉冲PUL1和第二脉冲PUL2合成来产生合成脉冲PUL_SYN。例如，脉冲合成电路3可以产生合成脉冲PUL_SYN，其具有与通过将第二脉冲PUL2的脉宽减去第一脉冲PUL1的脉宽所获得的区段相对应的脉宽。如果外部电压的电平降低，则其中第二脉冲PUL2的脉宽增加的区段可以变得比其中第一脉冲PUL1的脉宽增加的区段大。因而，如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增加。合成脉冲PUL_SYN可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。电压驱动电路4可以响应于合成脉冲PUL_SYN来驱动内部电压。例如，电压驱动电路4可以在与合成脉冲PUL_SYN的脉宽相对应的区段期间，将内部电压驱动至外部电压。如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增大。因而，如果外部电压的电平降低，则其中内部电压被驱动至外部电压的区段可以增大。参见图2，电平移位器1可以包括：PMOS晶体管P11和P12、NMOS晶体管N11和N12以及反相器IV11。在电平移位器1中，如果使能信号EN具有内部电压VINT的电平，则NMOS晶体管N1本文档来自技高网...

【技术保护点】
一种内部电压发生电路，包括：第一脉冲发生电路，被配置成产生第一脉冲，所述第一脉冲具有响应于外部电压而通过第一变化率来调节的脉宽；第二脉冲发生电路，被配置成产生第二脉冲，所述第二脉冲具有响应于外部电压而通过第二变化率来调节的脉宽；以及脉冲合成电路，被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲。

【技术特征摘要】
2015.10.26 KR 10-2015-01484541.一种内部电压发生电路，包括：第一脉冲发生电路，被配置成产生第一脉冲，所述第一脉冲具有响应于外部电压而通过第一变化率来调节的脉宽；第二脉冲发生电路，被配置成产生第二脉冲，所述第二脉冲具有响应于外部电压而通过第二变化率来调节的脉宽；以及脉冲合成电路，被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲。2.根据权利要求1所述的电路，其中，第一变化率被设定成第一脉冲的脉宽的变化量与外部电压的电平的变化量之比；以及其中，第二变化率被设定成第二脉冲的脉宽的变化量与外部电压的电平的变化量之比。3.根据权利要求1所述的电路，其中，第二变化率被设定成比第一变化率大。4.根据权利要求1所述的电路，其中，如果外部电压的电平降低，则第一脉冲的脉宽与第二脉冲的脉宽之差增大。5.根据权利要求1所述的电路，其中，第一脉冲发生电路被配置为包括无源元件；以及其中，第一脉冲发生电路从其输入信号而产生延迟信号，以及从输入信号和延迟信号而产生第一脉冲。6.根据权利要求5所述的电路，其中，无源元件被配置为包括电阻元件、电容元件或其组合。7.根据权利要求1所述的电路，其中，第一脉冲发生电路包括：延迟电路，被配置成包括无源元件，并且被配置成将输入信号延迟预定的延迟时间以产生延迟信号；以及逻辑元件，被配置成响应于输入信号和延迟信号而产生第一脉冲。8.根据权利要求1所述的电路，其中，第二脉冲发生电路被配置为包括至少一个MOS晶体管；以及其中，第二脉冲发生电路从其输入信号而产生延迟信号，以及从输入信号和延迟信号而产生第二脉冲。9.根据权利要求1所述的电路，其中，第二脉冲发生电路包括：延迟电路，被配置成包括反相器链，并且被配置成将输入信号延迟预定的延迟时间以产生延迟信号，所述反相器链被配置为包括MOS晶体管；以及逻辑元件，被配置成响应于输入信号和延迟信号而产生第二脉冲。10.根据权利要求1所述的电路，其中，脉冲合成电路产生合成脉冲，所述合成脉冲具有与通过将...

【专利技术属性】
技术研发人员：郑奉华，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR