半导体存储装置及其驱动方法制造方法及图纸

本发明专利技术涉及半导体存储装置及其驱动方法。一种半导体存储装置包括可变电阻元件作为存储元件，该可变电阻元件根据施加的电压的极性和大小更改电阻值。半导体存储装置包括待命模式，在待命模式中，电源电压或接地电压被施加到字线和位线这两者上。半导体存储装置包括数据写入模式，在数据写入模式中，在字线和位线之间施加等于或大于第一电压的电压差。半导体存储装置包括读取模式，在读取模式中，通过仅更改在待命模式中施加的字线和位线的一个电压，在字线和位线之间施加小于第一电压的电压差，并且读取被写入存储元件的数据。

【技术实现步骤摘要】
相关申请的交叉引用本申请基于并要求2015年3月12日提交的编号为2015-50034的日本专利申请的优先权益，该申请的全部内容通过引用的方式在此纳入。
此处描述的实施例一般地涉及半导体存储装置及其驱动方法。
技术介绍
传统上，公开了一种用于半导体存储装置的技术，该半导体存储装置使用可变电阻元件作为存储元件。该可变电阻元件根据所施加的电压的值、所施加的电压的极性、或施加时间更改电阻值。电阻值的差异被赋予数据“0”或“1”，以便可变电阻元件可被用作存储元件。在相关技术中，在读取被写入可变电阻元件的数据的情况下，或者在将数据写入可变电阻元件的情况下，在全部字线和全部位线的电位被增加到预定电压的状态(即，预充电状态)下读取或写入数据。但是，由于预充电会花费时间，因此在读取和写入数据之前需要时间。此外，期望的是，减少在从待命(standby)模式直到数据被读取或写入的预充电状态下消耗的能量。
技术实现思路
实施例的一个方面提供一种半导体存储装置及其驱动方法，其可以快速地读出或写入数据，并且还可降低电力消耗。一个实施例提供：一种半导体存储装置，其配备可变电阻元件作为存储元件，所述可变
电阻元件被连接在字线和位线之间，以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述半导体存储装置包括：待命模式，其将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；数据写入模式，其通过在所述字线和所述位线之间施加等于或大于第一电压的电压以更改所述存储元件的电阻值，来将数据写入所述存储元件；以及读取模式，其通过在所述字线和所述位线之间施加小于所述第一电压的电压，来读取被写入所述存储元件的数据，其中通过更改在所述待命模式中施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。进一步地，一个实施例提供：一种半导体存储装置的驱动方法，该半导体存储装置配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述驱动方法包括：在待命模式中，将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；在所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述存储元件；以及在读取模式中，在所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述存储元件的数据，其中通过更改在所述待命模式的状态下施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。进一步地，一个实施例提供：一种半导体存储装置，其包括：多个字线；多个位线；多个可变电阻元件，所述多个可变电阻元件中的每一个相应地连接到所述字线和所述位线并且通过被施加到其两端上的电压而更改电阻值；以及控制电路，其将预定电压施加到所述多个字线和所述多个位线，其中所述控制电路被配置为：在待命模式中，将高电位侧的电源电压或接地电压施加到所述多个字线和所述多个位线这两者上；在被连接到选定的可变电阻元件的所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述选定的可变电阻元件；以及在读取模式中，在被连接到所述选定的可变电阻元件的所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述选定的可变电阻元件的数据，其中所述控制电路进行控制以更改在所述待命模式中被施加的所述字线和所述位线中的一者的电压，以便从所述待命模式转换为所述读取模式。附图说明图1是示出第一实施例的半导体存储装置的配置的图；图2是用于描述第二实施例的半导体存储装置的驱动方法的图；图3是用于描述第三实施例的半导体存储装置的驱动方法的图；图4是用于描述第四实施例的半导体存储装置的驱动方法的图；图5是用于描述第五实施例的半导体存储装置的驱动方法的图；图6是用于描述第六实施例的半导体存储装置的驱动方法的图；图7是用于描述第七实施例的半导体存储装置的驱动方法的图；图8是用于描述第八实施例的半导体存储装置的驱动方法的图；图9是用于描述可变电阻元件的特征的图；以及图10是示出感测放大器的实施例的图。具体实施方式下面将参考附图详细地解释半导体存储装置及其驱动方法的示例性实施例。本专利技术不限于以下实施例。(第一实施例)图1是示出第一实施例的半导体存储装置的配置的图。该实施例的半导体存储装置包括存储单元阵列10。存储单元阵列10包括多个位线(BL0到BLn)和多个字线(WL0到WLn)。可变电阻元件VR被连接在每个位线和每个字线之间。作为可变电阻元件VR，例如，可使用双极型可变电阻元件，通过更改在可变电阻元件的电极之间施加的电压的极性，可将这种双极型可变电阻元件的状态设定为高电阻状态或低电阻状态。进一步地，可使用这样的可变电阻元件：这种可变电阻元件通过沉淀金属阳离子在电极之间形成导电桥，或者通过电离沉淀的金属以破坏导电桥来更改电阻值。该实施例包括行控制电路20。行控制电路20包括电压产生电路(22到27)，这些电路根据半导体存储装置的每个操作模式产生电压。待命电压产生电路22产生待命模式中的电压待命电压。例如，高电位侧的电源电压VDD或接地电压(ground voltage)VSS可被用作待命电压。待命读电压产生电路23产生待命读取(下文称为SBRD)模式中的电压SBRD电压。SBRD模式将在下面描述。作为SBRD电压，例如，使用比电源电压VDD低预定电压的电压或比接地电压VSS高预定电压的电压。使用SBRD电压和电源电压VDD之间的电压差或SBRD电压和接地电压VSS之间的电压差作为用于读取选定的存储单元(下文称为选定存储单元)的数据的电压。在SBRD电压被施加到选定存储单元VR1上的情况下，SBRD电压被设定为这样的电压：该电压使得选定存储单元VR1的电阻值不被更改，从而防止数据被破坏。待命写电压产生电路24产生待命写入(下文称为SBWT)模式中的电压SBWT电压。SBWT将在下面描述。读电压产生电路25产生读取操作中的电压READ电压。写电压产生电路26产生写入操作中的电压WRITE电压。预充电电压产生电路27产生预充电操作中的电压PRCH电压。PRCH电压例如被设定为在电源电压VDD和接
地电压VSS之间的中间电压。该实施例包括行选择电路21。行选择电路21通过控制电路40的控制，将电压产生电路(22到27)的电压施加到根据半导体存储装置的操作模式选定的字线(WL0到WLn)上。该实施例包括列控制电路30。列控制电路30包括电压产生电路(32到37)，这些电路根据半导体存储装置的每个操作模式产生电压。待命电压产生电路32产生待命模式中的电压待命电压。例如，高电位侧的电源电压VDD或接地电压VSS可被用作待命电压。SBRD电压产生电路33产生SBRD模式中的电压SBRD电压。作为SBRD电压，使用比电源电压VDD低预定电压的电压或比接地电压VSS高预定电压的电压。待命写电压产生电路34产生SBWT时的电压SBWT电压。读电压产生电路35产生读取操作中的电压READ电压。写电压产生电路36产生写入操作中的电压WRITE电压。预充电电压产生电路37产生预充电操作中的电压PRCH电压。PRCH电压例如被设定为在电源电压VDD和接地本文档来自技高网...

【技术保护点】
一种半导体存储装置，其配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间，以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述半导体存储装置包括：待命模式，其将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；数据写入模式，其通过在所述字线和所述位线之间施加等于或大于第一电压的电压以更改所述存储元件的电阻值，来将数据写入所述存储元件；以及读取模式，其通过在所述字线和所述位线之间施加小于所述第一电压的电压，来读取被写入所述存储元件的数据，其中通过更改在所述待命模式中施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。

【技术特征摘要】
2015.03.12 JP 2015-0500341.一种半导体存储装置，其配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间，以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述半导体存储装置包括：待命模式，其将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；数据写入模式，其通过在所述字线和所述位线之间施加等于或大于第一电压的电压以更改所述存储元件的电阻值，来将数据写入所述存储元件；以及读取模式，其通过在所述字线和所述位线之间施加小于所述第一电压的电压，来读取被写入所述存储元件的数据，其中通过更改在所述待命模式中施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。2.根据权利要求1所述的半导体存储装置，其中在所述待命模式中，所述接地电压被施加到所述字线和所述位线上，并且在所述读取模式中，比所述接地电压高预定电压的电压被施加到所述字线上，以在所述字线和所述位线之间施加小于所述第一电压的电压。3.根据权利要求1所述的半导体存储装置，其中在所述待命模式中，所述高电位侧的所述电源电压被施加到所述字线和所述位线上，并且在所述读取模式中，比所述电源电压低预定电压的电压被施加到所述位线上，以在所述字线和所述位线之间施加小于所述第一电压的电压。4.根据权利要求1所述的半导体存储装置，其中所述数据写入模式包括第一写入模式和第二写入模式，在所述第一写入模式中，通过将所述高电位侧的所述电源电压施加到所述字线上以及将所述接地电压施加到所述位线上来写入第一数据，在所述第二写入模式中，
\t通过将所述接地电压施加到所述字线上以及将所述高电位侧的所述电源电压施加到所述位线上来写入第二数据。5.根据权利要求1所述的半导体存储装置，其中所述数据写入模式包括第三写入模式和第四写入模式，在所述第三写入模式中，通过在所述可变电阻元件的两端之间施加等于或大于所述第一电压的电压以更改所述可变电阻元件的电阻值，来写入对应于第一数据的数据，在所述第四写入模式中，通过在所述可变电阻元件的两端之间施加低于所述第一电压的电压以更改所述可变电阻元件的电阻值，来写入对应于第二数据的数据，并且在所述待命模式中施加的所述字线和所述位线的一个电压被更改，以在所述可变电阻元件的两端之间施加小于所述第一电压的电压，以便从所述待命模式直接转换为所述第四写入模式。6.一种半导体存储装置的驱动方法，该半导体存储装置配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述驱动方法包括：在待命模式中，将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；在所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述存储元件；以及在读取模式中，在所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述存储元件的数据，其中通过更改在所述待命模式的状态下施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。7.根据权利要求6所述的半导体存储装置的驱动方法，其中施加小于所述第一电压的电压包括：将所述字线的电压增加到比所述接地电压高预定电压的电压，其中在所述待命模式中，所述接地电压被施加到所述字线和所述位线上。8.根据权利要求6所述的半导体存储装置的驱动方法，其中施加小于所述第一电压的电压包括：将所述位线的电压降低到比所述电源电压低预定电压的电压，其中在所述待命模式中，所述高电位侧的所述电源电压被施加到所述字线和所述位线上。9.根据权利要求8所述的半导体存储装置的驱动方法，进一步包括在施加电压以读取被写入所述存储元件的数据之后，将预充电电压施加到所述字线和所述位线这两者上。10.根据权利要求9所述的半导体存储装置的驱动方法，进一步包括在将所述预充电电压施加到所述字线和所述位线这两者上之后，在所述字线和所述位线之间施加等于或大于所述第一电压的电压，以将数据写入所述存储元件。11.根据权利要求6所述的...

【专利技术属性】
技术研发人员：宫崎隆行，市原玲华，杉前纪久子，岩田佳久，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP