半导体装置与形成半导体装置的方法制造方法及图纸

一种形成半导体装置的方法，包括接收装置，装置具有基板及环绕栅极沟槽的第一介电层。方法更包括在栅极沟槽中沉积栅极介电层及栅极功函数(work function，WF)层，及在由栅极功函数层环绕的空间中形成硬遮罩(hard mask，HM)层。方法更包括使栅极功函数层凹陷以使得栅极沟槽中的栅极功函数层的顶表面在第一介电层的顶表面下方。在使栅极功函数层凹陷之后，方法更包括移除栅极沟槽中的硬遮罩层。在移除硬遮罩层之后，方法更包括在栅极沟槽中沉积金属层。

【技术实现步骤摘要】
半导体装置与形成半导体装置的方法
本揭露涉及一种半导体装置及其制造方法，特别涉及上一种用于场效晶体管(field-effecttransistor；FET)的金属栅极，及形成金属栅极的方法。
技术介绍
半导体集成电路(integratedcircuit；IC)工业已经历指数增长。IC材料及设计的技术进步已产生数代IC，其中每一代均具有与前一代相比较小且较复杂的电路。在IC进化过程中，功能密度(即每芯片面积的互连装置数目)已大体上增加，同时几何尺寸(即可使用制造制程产生的最小元件(或线))已减小。此缩小制程大体藉由增加生产效率及降低相关联的成本来提供益处。此缩小亦已增加IC处理及制造的复杂性。一些IC设计中的一个发展为用高介电常数/金属栅极(high-k/metalgate；HK/MG)替代传统多晶硅栅极。典型HK/MG包括高介电常数栅极介电层、功函数(workfunction；WF)金属层及低电阻金属填充层。此结构应改良晶体管密度及切换速度，同时降低切换功率及栅极泄漏。随着技术节点继续缩小，在HK/MG的制造中出现一些困难。困难中的一者为金属填充层可具有较小占地面积，因此栅极接触件难本文档来自技高网...

【技术保护点】
一种形成半导体装置的方法，其特征在于，包含：接收一装置，该装置具有一基板及一第一介电层，该第一介电层位在该基板上，且该第一介电层环绕一栅极沟槽；沉积一栅极介电层于该栅极沟槽中；沉积一栅极功函数层于该栅极沟槽中且在该栅极介电层上；形成一硬遮罩层于一间隔中，该间隔位在该栅极沟槽中且由该栅极功函数层所环绕；使该栅极功函数层凹陷以使得该栅极沟槽中的该栅极功函数层的一顶表面在该第一介电层的一顶表面下方；在使该栅极功函数层凹陷之后，移除该栅极沟槽中的该硬遮罩层；以及在移除该硬遮罩层之后，沉积一金属层于该栅极沟槽中。

【技术特征摘要】
2016.01.29 US 62/288,507;2016.10.06 US 15/287,5091.一种形成半导体装置的方法，其特征在于，包含：接收一装置，该装置具有一基板及一第一介电层，该第一介电层位在该基板上，且该第一介电层环绕一栅极沟槽；沉积一栅极介电层于该栅极沟槽中；沉积一栅极功函数层于该栅极沟槽中且在该栅极介电层上；形成一硬遮罩层于一间隔中，该间隔位在该栅极沟槽中且由该栅极功函数层所环绕；使该栅极功函数层凹陷以使得该栅极沟槽中的该栅极功函数层的一顶表面在该第一介电层的一顶表面下方；在使该栅极功函数层凹陷之后，移除该栅极沟槽中的该硬遮罩层；以及在移除该硬遮罩层之后，沉积一金属层于该栅极沟槽中。2.根据权利要求1所述的方法，其特征在于，更包含：在沉积该金属层之前，使该栅极介电层凹陷以使得该栅极沟槽中的该栅极介电层的一顶表面在该第一介电层的该顶表面下方。3.根据权利要求1所述的方法，其特征在于，更包含：形成一栅极接触件于该金属层上，且与该金属层电连接。4.根据权利要求1所述的方法，其中使该栅极功函数层凹陷更使该栅极介电层凹陷以使得该栅极沟槽中的该栅极介电层的一顶表面在该第一介电层的该顶表面下方。5.一种形成半导体装置的方法，其特征在于，包含：接收一装置，该装置具有一基板、一栅极间隔物及一第一介电层，该栅极间隔物在该基板上且提供一栅极沟槽，该第一介电层在该基板上且环绕该栅极间隔物；沉积一栅极介电层于该栅极沟槽的一底部及多个侧壁上；沉积一栅极功函数层于该栅极沟槽中且在该栅极介电层上；形成一硬遮罩层于该基板上且填入由该栅极功函数层所环绕的一间隔；蚀刻该硬遮罩层以使得该栅极沟槽中的该硬遮罩层的一顶表面在该...

【专利技术属性】
技术研发人员：林志翰，张哲诚，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71