存储器件以及包括该存储器件的电子设备制造技术

本发明专利技术构思提供一种存储器件、包括该存储器件的电子设备以及制造该存储器件的方法，在该存储器件中，存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中，在不同水平的存储单元可以用具有不同厚度的间隔物覆盖，这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外，通过调整间隔物的厚度，存储单元的感测裕度可以增加。

【技术实现步骤摘要】
存储器件以及包括该存储器件的电子设备
本专利技术构思涉及存储器件以及制造该存储器件的方法，更具体地，涉及交叉点堆叠存储器件以及制造该交叉点堆叠存储器件的方法。
技术介绍
为了满足对于小且轻的电子产品的日益增加的需求，通常需要高集成的半导体器件。为此，已经提出了在其中存储单元位于两个相交的电极的交点处的三维(3D)交叉点堆叠存储器件。所提出的存储器件可以为高密度数据存储提供最小的单元尺寸。然而，由于对于交叉点堆叠存储器件的按比例缩小的日益增加的需求，可能需要进一步减小存储器件中每个层的尺寸。在这种情形下，为了获得存储器件的期望可靠性，会需要控制存储单元的电特性的变化。
技术实现思路
本专利技术构思提供一种配置为减小存储单元的电特性的变化并从而提高可靠性的存储器件、包括该存储器件的电子设备以及制造该存储器件的方法。根据本专利技术构思的一方面，提供一种存储器件，该存储器件包括：提供在基板上的第一电极线层，该第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在第一电极线层上的第二电极线层，该第二电极线层包括在不同于第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在第二电极线层上的第三电极线层，该第三电极线层包括在第一方向上延伸并且彼此间隔开的多条第三电极线；提供在第一和第二电极线层之间的第一存储单元层，该第一存储单元层包括布置在所述多条第一电极线和所述多条第二电极线的相应交叉处的多个第一存储单元；提供在第二和第三电极线层之间的第二存储单元层，该第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面。所述多个第一和第二存储单元的每个可以包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，并且第一间隔物可以具有不同于第二间隔物的厚度的厚度。根据本专利技术构思的另一方面，提供一种存储器件，该存储器件包括：提供在基板上的第一电极线层，该第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在第一电极线层上的第二电极线层，该第二电极线层包括在不同于第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在第二电极线层上的第三电极线层，该第三电极线层包括在第一方向上延伸并且彼此间隔开的多条第三电极线；提供在第一和第二电极线层之间的第一存储单元层，该第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；提供在第二和第三电极线层之间的第二存储单元层，该第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面。所述多个第一和第二存储单元的每个可以包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，第一间隔物和第二间隔物的至少之一可以包括在可变电阻图案上施加压应力或张应力的材料。根据本专利技术构思的另一方面，提供一种电子设备，该电子设备包括：处理器，配置为执行命令并处理数据；存储通道，包括连接到处理器的至少一条信号线；第一存储器件，通过存储通道连接到处理器，第一存储器件包括具有第一操作速度和非易失性能的第一级存储器；以及第二存储器件，通过存储通道连接到处理器，第二存储器件包括具有比第一操作速度快的第二操作速度的第二级存储器。第一级存储器可以包括至少两个存储单元层，所述至少两个存储单元层的每个具有交叉点结构并包括多个存储单元。所述多个存储单元的每个可以包括选择器件、电极和可变电阻图案。覆盖所述至少两个存储单元层的其中之一中的所述多个存储单元的每个的侧表面的第一间隔物可以具有不同于覆盖所述至少两个存储单元层中的至少一个其它存储单元层中的所述多个存储单元的每个的侧表面的第二间隔物的厚度的厚度。根据本专利技术构思的另一方面，提供一种制造存储器件的方法，该方法包括：在基板上形成第一电极线层，该第一电极线层包括在第一方向上延伸并且在不同于第一方向的第二方向上彼此间隔开的多条第一电极线；在第一电极线层上形成第一存储单元层，该第一存储单元层包括多个第一存储单元，每个第一存储单元包括顺序地堆叠的第一下电极、第一选择器件、第一中间电极、第一加热电极和第一可变电阻图案，所述多个第一存储单元电连接到所述多条第一电极线并且在第一和第二方向上彼此间隔开；对于所述多个第一存储单元的每个，在第一下电极和第一选择器件的侧表面上形成第一内部间隔物；对于所述多个第一存储单元的每个，在第一内部间隔物、第一中间电极、第一加热电极和第一可变电阻图案的侧表面上形成第一间隔物；在第一存储单元层上形成第二电极线层，该第二电极线层包括在第二方向上延伸且在第一方向上彼此间隔开并且电连接到所述多个第一存储单元的多条第二电极线；在第二电极线层上形成第二存储单元层，该第二存储单元层包括多个第二存储单元，每个第二存储单元包括顺序地堆叠的第二电极、第二选择器件、第二中间电极、第二加热电极和第二可变电阻图案，所述多个第二存储单元电连接到所述多条第二电极线并且在第一和第二方向上彼此间隔开；对于所述多个第二存储单元的每个，在第二下电极和第二选择器件的侧表面上形成第二内部间隔物；对于所述多个第二存储单元的每个，在第二中间电极、第二加热电极和第二可变电阻图案的至少侧表面上形成第二间隔物；以及在第二存储单元层上形成第三电极线层，该第三电极线层包括在第一方向上延伸并且在第二方向上彼此间隔开以及电连接到所述多个第二存储单元的多条第三电极线，其中第一间隔物可以具有不同于第二间隔物的厚度的厚度。附图说明从以下结合附图的详细描述，本专利技术构思的示例性实施方式将被更清楚地理解，在附图中：图1是根据本专利技术构思的示例性实施方式的存储器件的等效电路图；图2是根据本专利技术构思的示例性实施方式的存储器件的透视图；图3是沿图2的线X-X'和Y-Y'截取的截面图；图4是显示根据本专利技术构思的示例性实施方式的由间隔物的厚度变化所致的存储单元的设置电阻和复位电阻(Rset和Rreset)的变化的曲线图；图5是示意性地示出根据本专利技术构思的示例性实施方式的通过施加到存储单元的电压而在可变电阻图案中形成的离子扩散路径的图；图6是示意性地显示表现出双向阈值开关(OTS)性能的选择器件的电压电流曲线的曲线图；图7至14、15A和15B是根据本专利技术构思的示例性实施方式的存储器件的并且对应于图3的截面图的截面图；图16是根据本专利技术构思的示例性实施方式的存储器件的透视图；图17是沿图16的线2X-2X'和2Y-2Y'截取的截面图；图18是根据本专利技术构思的示例性实施方式的存储器件的透视图；图19是沿图18的线3X-3X'和3Y-3Y'截取的截面图；图20是根据本专利技术构思的示例性实施方式的存储器件的并且对应于图17的截面图的截面图；图21是根据本专利技术构思的示例性实施方式的存储器件的并且对应于图19的截面图的截面图；图22A至22L是用于描述根据本专利技术构思的示例性实施方式的制造存储器件(例如图3的存储器件)的工艺的截面图；图23A至23C是用于描述根据本专利技术构思的示例性实施方式的制造本文档来自技高网...

【技术保护点】
一种存储器件，包括：提供在基板上的第一电极线层，所述第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在所述第一电极线层上的第二电极线层，所述第二电极线层包括在不同于所述第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在所述第二电极线层上的第三电极线层，所述第三电极线层包括在所述第一方向上延伸并且彼此间隔开的多条第三电极线；提供在所述第一电极线层和所述第二电极线层之间的第一存储单元层，所述第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；提供在所述第二电极线层和所述第三电极线层之间的第二存储单元层，所述第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面，其中所述多个第一存储单元和所述多个第二存储单元的每个包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，并且所述第一间隔物具有不同于所述第二间隔物的厚度的厚度。

【技术特征摘要】
2016.01.27 KR 10-2016-00100781.一种存储器件，包括：提供在基板上的第一电极线层，所述第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在所述第一电极线层上的第二电极线层，所述第二电极线层包括在不同于所述第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在所述第二电极线层上的第三电极线层，所述第三电极线层包括在所述第一方向上延伸并且彼此间隔开的多条第三电极线；提供在所述第一电极线层和所述第二电极线层之间的第一存储单元层，所述第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；提供在所述第二电极线层和所述第三电极线层之间的第二存储单元层，所述第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面，其中所述多个第一存储单元和所述多个第二存储单元的每个包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，并且所述第一间隔物具有不同于所述第二间隔物的厚度的厚度。2.根据权利要求1所述的存储器件，其中所述第一间隔物和所述第二间隔物的每个的厚度是在垂直于所述可变电阻图案的侧表面的方向上测量的厚度，以及所述第一间隔物或所述第二间隔物的厚度被调整以使得所述第一存储单元和所述第二存储单元具有基本上相同的电阻。3.根据权利要求2所述的存储器件，其中所述电阻是所述第一存储单元和所述第二存储单元的设置电阻或复位电阻。4.根据权利要求3所述的存储器件，其中被具有大厚度的所述第一间隔物或所述第二间隔物覆盖的所述第一存储单元或所述第二存储单元的设置电阻基本上与被具有小厚度的所述第二间隔物或所述第一间隔物覆盖的所述第二存储单元或所述第一存储单元的设置电阻相同。5.根据权利要求1所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述可变电阻图案接触的加热电极。6.根据权利要求1所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述选择器件接触的下电极，以及所述选择器件和所述下电极的侧表面被内部间隔物覆盖。7.根据权利要求6所述的存储器件，其中所述第一间隔物和所述第二间隔物的至少一个覆盖所述内部间隔物。8.根据权利要求1所述的存储器件，其中所述第一间隔物和所述第二间隔物的至少一个具有多层结构。9.根据权利要求1所述的存储器件，其中所述第一间隔物和所述第二间隔物的其中之一包括在所述可变电阻图案上施加压应力的材料，以及所述第一间隔物和所述第二间隔物的另一个包括在所述可变电阻图案上施加张应力的材料。10.根据权利要求1所述的存储器件，其中所述第一电极线和所述第三电极线是字线或位线，所述第二电极线是位线或字线。11.根据权利要求1所述的存储器件，还包括：提供在所述第三电极线层上的至少一个第一上电极线层，所述至少一个第一上电极线层的每个包括在所述第一方向上延伸并且彼此间隔开的多条第一上电极线；提供在所述至少一个第一上电极线层的对应一个上的至少一个第二上电极线层，所述至少一个第二上电极线层的每个包括在所述第二方向上延伸并且彼此间隔开的多条第二上电极线；以及提供在所述第一上电极线层和所述第二上电极线层之间的至少两个上存储单元层，所述至少两个上存储单元层的每个包括布置在所述第一上电极线层的所述多条第一上电极线与所述第二上电极线层的所述多条第二上电极线的相应交叉处的多个存储单元。12.根据权利要求1所述的存储器件，其中所述可变电阻图案包括GeSbTe、InSbTe和BiSbTe的至少之一，或包括在其中GeTe和SbTe层交替地堆叠的超晶格结构。13.根据权利要求1所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述可变电阻图案接触的加热电极，以及所述加热电极包括碳基导电材料。14.根据权利要求1所述的存储器件，其中所述选择器件包括双向阈值开关(OTS)器件、二极管和晶体管的其中之一。15.根据权利要求1所述的存储器件，其中所述选择器件和所述可变电阻图案的至少之一具有柱结构、棱锥结构、“L”形结构和破折号形结构的其中之一。16.一种存储器件，包括：提供在基板上的第一电极线层，所述第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在所述第一电极线层上的第二电极线层，所述第二电极线层包括在不同于所述第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在所述第二电极线层上的第三电极线层，所述第三电极线层包括在所述第一方向上延伸并且彼此间隔开的多条第三电极线；提供在所述第一电极线层和所述第二电极线层之间的第一存储单元层，所述第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；提供在所述第二电极线层和所述第三电极线层之间的第二存储单元层，所述第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面，其中所述多个第一存储单元和所述多个第二存储单元的每个包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，以及所述第一...

【专利技术属性】
技术研发人员：沈揆理，高宽协，姜大焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR