一次编程存储器胞与存储器阵列以及相关随机码产生方法技术

一次编程存储器胞与存储器阵列以及相关随机码产生方法。该一次编程的存储器胞包括：一选择电路、一第一反熔丝存储电路与一第二反熔丝存储电路。选择电路连接至一位线与一字线。第一反熔丝存储电路连接于一第一反熔丝控制线与该选择电路之间。第二反熔丝存储电路，连接于一第二反熔丝控制线与该选择电路之间。

Primary programming memory cell and memory array and related random code generation method

Primary programming memory cell and memory array and related random code generation method. The once programmed memory cell includes a selection circuit, a first reverse fuse storage circuit, and a second re fuse storage circuit. The selection circuit is connected to a bit line and a word line. The first counter fuse memory circuit is connected between the first anti fuse control line and the selection circuit. Second the anti fuse memory circuit is connected between a second anti fuse control line and the selection circuit.

【技术实现步骤摘要】
一次编程存储器胞与存储器阵列以及相关随机码产生方法
本专利技术涉及一种存储器胞及存储器阵列，且特别涉及一种用于物理不可复制技术(physicallyunclonablefunction，简称PUF技术)的一次编程存储器胞与存储器阵列以及相关随机码产生方法。
技术介绍
物理不可复制技术(physicallyunclonablefunction，简称PUF技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据PUF技术，半导体芯片能够提供一随机码(randomcode)。此随机码可作为半导体芯片(semiconductorchip)上特有的身份码(IDcode)，用来保护内部的数据。一般来说，PUF技术是利用半导体芯片的制造变异(manufacturingvariation)来获得独特的随机码。此制造变异包括半导体的工艺变异(processvariation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applicationswithhighsecurityrequirements)。
技术实现思路
本专利技术的主要目的在于提出一种用于物理不可复制技术的一次编程存储器胞与存储器阵列以及相关随机码产生方法。利用半导体的制造变异所设计出的一次编程(OTP)存储器胞与存储器胞阵列，在编程动作进行后，即具有独特的随机码。本专利技术涉及一种一次编程存储器胞，包括：一选择电路，连接至一位线与一字线；一第一反熔丝存储电路，连接至一第一反熔丝控制线与该选择电路；以及一第二反熔丝存储电路，连接至一第二反熔丝控制线与该选择电路；其中，在一编程动作时，提供一选择电压至该字线，提供一接地电压至该位线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该选择电压至该字线，提供该接地电压至该位线，提供一读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生一第一读取电流至该位线，用以确认该第一反熔丝存储电路为一第一存储状态或者一第二存储状态，并据以作为一物理不可复制技术中一随机码内的一个位。本专利技术涉及一种一次编程存储器胞，包括：一选择电路，连接至一位线、一反相位线与一字线；一隔离电路，连接至一隔离控制线；一第一反熔丝存储电路，连接至一第一反熔丝控制线、该隔离电路与该选择电路；以及一第二反熔丝存储电路，连接于一第二反熔丝控制线、该隔离电路与该选择电路；其中，在一编程动作时，提供一选择电压至该字线，提供一接地电压至该位线与该反相位线，提供一导通电压至该隔离控制线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该隔离电路连接该第一反熔丝存储电路与该第二反熔丝存储电路，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该选择电压至该字线，提供该接地电压至该位线以及该反相位线，提供一读取电压至该第一反熔丝控制线与该第二反熔丝控制线，提供一未导通电压至该隔离控制线，使得该第一反熔丝存储电路产生一第一读取电流至位线，该第二反熔丝存储电路产生一第二读取电流至该反相位线，并据以决定一物理不可复制技术中一随机码内的一个位。本专利技术涉及一种一次编程存储器胞，包括：一第一反熔丝晶体管，具有一第一漏源端连接至一位线，一栅极连接于一第一反熔丝控制线，其中该第一反熔丝晶体管的该栅极具有一栅极氧化层，且该第一反熔丝晶体管的该栅极氧化层中一第一区域的厚度小于一第二区域的厚度；以及一第二反熔丝晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的一第二漏源端，一栅极连接于一第二反熔丝控制端，一第二漏源端连接至该位线，其中该第二反熔丝晶体管的该栅极具有一栅极氧化层，且该第二反熔丝晶体管的该栅极氧化层中一第三区域的厚度小于一第四区域的厚度；其中，在一编程动作时，提供一接地电压至该位线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该接地电压至该位线，提供一读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生一第一读取电流至该位线，用以确认该第一反熔丝存储电路为一第一存储状态或者一第二存储状态，并据以决定一物理不可复制技术中一随机码内的一个位。本专利技术涉及一种一次编程存储器胞，包括：一第一反熔丝晶体管，具有一第一漏源端连接至一位线，一栅极连接于一第一反熔丝控制线，其中该第一反熔丝晶体管的该栅极具有一栅极氧化层，且该第一反熔丝晶体管的该栅极氧化层中一第一区域的厚度小于一第二区域的厚度；一隔离晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的一第二漏源端，一栅极连接于一隔离控制线；以及一第二反熔丝晶体管，具有一第一漏源端连接至该隔离晶体管的一第二漏源端，一栅极连接于一第二反熔丝控制端，一第二漏源端连接至一反相位线，其中该第二反熔丝晶体管的该栅极具有一栅极氧化层，且该第二反熔丝晶体管的该栅极氧化层中一第三区域的厚度小于一第四区域的厚度；其中，在一编程动作时，提供一接地电压至该位线与该反相位线，提供一导通电压至该隔离控制线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该隔离晶体管连接该第一反熔丝晶体管与该第二反熔丝晶体管，使得该第一反熔丝晶体管与该第二反熔丝晶体管承受该编程电压，并使得该第一反熔丝晶体管与该第二反熔丝晶体管其中之一改变其存储状态；其中，在一读取动作时，提供该接地电压至该位线以及该反相位线，提供一读取电压至该第一反熔丝控制线与该第二反熔丝控制线，提供一未导通电压至该隔离控制线，使得该第一反熔丝晶体管产生一第一读取电流至位线，该第二反熔丝晶体管产生一第二读取电流至该反相位线，并据以决定一物理不可复制技术中一随机码内的一个位。本专利技术涉及一种存储器阵列结构，连接至一第一位线、一第一字线、一第一反熔丝控制线与一第二反熔丝控制线，该存储器阵列结构包括一第一一次编程存储器胞与一第二一次编程存储器胞：该第一一次编程存储器胞，包括：一第一选择电路，连接至该第一位线与该第一字线；一第一反熔丝存储电路，连接至该第一反熔丝控制线与该第一选择电路；以及一第二反熔丝存储电路，连接至该第二反熔丝控制线与该第一选择电路；该第二一次编程存储器胞，包括：一第二选择电路，连接至该第一位线与一第二字线；一第三反熔丝存储电路，连接至一第三反熔丝控制线与该第二选择电路；以及一第四反熔丝存储电路，连接至一第四反熔丝控制线与该第二选择电路；其中，在一编程动作时，提供一选择电压至该第一字线，提供一本文档来自技高网...

【技术保护点】
一种一次编程存储器胞，包括：选择电路，连接至位线与字线；第一反熔丝存储电路，连接至第一反熔丝控制线与该选择电路；以及第二反熔丝存储电路，连接至第二反熔丝控制线与该选择电路；其中，在编程动作时，提供选择电压至该字线，提供接地电压至该位线，提供编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在读取动作时，提供该选择电压至该字线，提供该接地电压至该位线，提供读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生第一读取电流至该位线，用以确认该第一反熔丝存储电路为第一存储状态或者第二存储状态，并据以作为物理不可复制技术中随机码内的一个位。

【技术特征摘要】
2016.01.19 US 62/280,1371.一种一次编程存储器胞，包括：选择电路，连接至位线与字线；第一反熔丝存储电路，连接至第一反熔丝控制线与该选择电路；以及第二反熔丝存储电路，连接至第二反熔丝控制线与该选择电路；其中，在编程动作时，提供选择电压至该字线，提供接地电压至该位线，提供编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在读取动作时，提供该选择电压至该字线，提供该接地电压至该位线，提供读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生第一读取电流至该位线，用以确认该第一反熔丝存储电路为第一存储状态或者第二存储状态，并据以作为物理不可复制技术中随机码内的一个位。2.如权利要求1所述的一次编程存储器胞，其中该选择电路包括第一选择晶体管与第二选择晶体管，该第一反熔丝存储电路包括第一反熔丝晶体管，该第二反熔丝存储电路包括第二反熔丝晶体管；以及其中，该第一选择晶体管的第一漏源端连接至该位线，该第一选择晶体管的栅极端连接至该字线，该第一反熔丝晶体管的第一漏源端连接至该第一选择晶体管的第二漏源端，该第一反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该第二反熔丝晶体管的第一漏源端连接至该第一反熔丝晶体管的第二漏源端，该第二反熔丝晶体管的栅极端连接至该第二反熔丝控制线，该第二选择晶体管的第一漏源端连接至该第二反熔丝晶体管的第二漏源端，该第二选择晶体管的栅极端连接至该字线，该第二选择晶体管的第二漏源端连接至该位线。3.如权利要求1所述的一次编程存储器胞，其中该选择电路包括第一选择晶体管、第二选择晶体管、第一开关晶体管与第二开关晶体管，该第一反熔丝存储电路包括第一反熔丝晶体管，该第二反熔丝存储电路包括第二反熔丝晶体管；以及其中，该第一选择晶体管的第一漏源端连接至该位线，该第一选择晶体管的栅极端连接至该字线，该第一开关晶体管的第一漏源端连接至该第一选择晶体管的第二漏源端，该第一开关晶体管的栅极端连接至开关控制线，该第一反熔丝晶体管的第一漏源端连接至该第一开关晶体管的第二漏源端，该第一反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该第二反熔丝晶体管的第一漏源端连接至该第一反熔丝晶体管的第二漏源端，该第二反熔丝晶体管的栅极端连接至该第二反熔丝控制线，该第二开关晶体管的第一漏源端连接至该第二反熔丝晶体管的第二漏源端，该第二开关晶体管的栅极端连接至该开关控制线，该第二选择晶体管的第一漏源端连接至该第二开关晶体管的第二漏源端，该第二选择晶体管的栅极端连接至该字线，该第二选择晶体管的第二漏源端连接至该位线。4.如权利要求1所述的一次编程存储器胞，其中该选择电路包括选择晶体管，该第一反熔丝存储电路包括第一反熔丝晶体管，该第二反熔丝存储电路包括第二反熔丝晶体管；以及其中，该选择晶体管的第一漏源端连接至该位线，该选择晶体管的栅极端连接至该字线，该第一反熔丝晶体管的第一漏源端与第二漏源端连接至该选择晶体管的第二漏源端，该第一反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该第二反熔丝晶体管的第一漏源端与第二漏源端连接至该选择晶体管的该第二漏源端，该第二反熔丝晶体管的栅极端连接至该第二反熔丝控制线。5.如权利要求1所述的一次编程存储器胞，其中该选择电路包括第一选择晶体管与第二选择晶体管，该第一反熔丝存储电路包括第一反熔丝晶体管，该第二反熔丝存储电路包括第二反熔丝晶体管，该一次编程存储器胞还包括第三反熔丝晶体管与第四反熔丝晶体管；其中，该第一选择晶体管的第一漏源端连接至该位线，该第一选择晶体管的栅极端连接至该字线，该第一反熔丝晶体管的第一漏源端与第二漏源端连接至该第一选择晶体管的第二漏源端，该第一反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该第二反熔丝晶体管的第一漏源端与第二漏源端连接至该第一选择晶体管的该第二漏源端，该第二反熔丝晶体管的栅极端连接至该第二反熔丝控制线；以及其中，该第二选择晶体管的第一漏源端连接至该位线，该第二选择晶体管的栅极端连接至该字线，该第三反熔丝晶体管的第一漏源端与第二漏源端连接至该第二选择晶体管的第二漏源端，该第三反熔丝晶体管的栅极端连接至第三反熔丝控制线，该第四反熔丝晶体管的第一漏源端与第二漏源端连接至该第二选择晶体管的该第二漏源端，该第四反熔丝晶体管的栅极端连接至第四反熔丝控制线。6.如权利要求1所述的一次编程存储器胞，其中该第一反熔丝存储电路与该第二反熔丝存储电路在半导体中设计为互相对称的配置。7.一种一次编程存储器胞，包括：选择电路，连接至位线、反相位线与字线；隔离电路，连接至隔离控制线；第一反熔丝存储电路，连接至第一反熔丝控制线、该隔离电路与该选择电路；以及第二反熔丝存储电路，连接于第二反熔丝控制线、该隔离电路与该选择电路；其中，在编程动作时，提供选择电压至该字线，提供接地电压至该位线与该反相位线，提供导通电压至该隔离控制线，提供编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该隔离电路连接该第一反熔丝存储电路与该第二反熔丝存储电路，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在读取动作时，提供该选择电压至该字线，提供该接地电压至该位线以及该反相位线，提供读取电压至该第一反熔丝控制线与该第二反熔丝控制线，提供未导通电压至该隔离控制线，使得该第一反熔丝存储电路产生第一读取电流至位线，该第二反熔丝存储电路产生第二读取电流至该反相位线，并据以决定物理不可复制技术中随机码内的一个位。8.如权利要求7所述的一次编程存储器胞，其中该选择电路包括第一选择晶体管与第二选择晶体管，该第一反熔丝存储电路包括第一反熔丝晶体管，该第二反熔丝存储电路包括第二反熔丝晶体管，该隔离电路包括隔离晶体管；以及其中，该第一选择晶体管的第一漏源端连接至该位线，该第一选择晶体管的栅极端连接至该字线，该第一反熔丝晶体管的第一漏源端连接至该第一选择晶体管的第二漏源端，该第一反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该隔离晶体管的漏源端连接至该第一反熔晶体管的第二漏源端，该隔离晶体管的栅极连接至该隔离控制线；该第二反熔丝晶体管的第一漏源端连接至该隔离晶体管的第二漏源端，该第二反熔丝晶体管的栅极端连接至该第二反熔丝控制线，该第二选择晶体管的第一漏源端连接至该第二反熔丝晶体管的第二漏源端，该第二选择晶体管的栅极端连接至该字线，该第二选择晶体管的第二漏源端连接至该反相位线。9.如权利要求7所述的一次编程存储器胞，其中该选择电路包括第一选择晶体管、第二选择晶体管、第一开关晶体管与第二开关晶体管，该第一反熔丝存储电路包括第一反熔丝晶体管，该第二反熔丝存储电路包括第二反熔丝晶体管，该隔离电路包括隔离晶体管；以及其中，该第一选择晶体管的第一漏源端连接至该位线，该第一选择晶体管的栅极端连接至该字线，该第一开关晶体管的第一漏源端连接至该第一选择晶体管的第二漏源端，该第一开关晶体管的栅极端连接至开关控制线，该第一反熔丝晶体管的第一漏源端连接至该第一开关晶体管的第二漏源端，该第一反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该隔离晶体管的第一漏源端连接至该第一反熔丝晶体管的第二漏源端，该隔离晶体管的栅极端连接至该隔离控制线，该第二反熔丝晶体管的第一漏源端连接至该隔离晶体管的第二漏源端，该...

【专利技术属性】
技术研发人员：翁伟哲，陈信铭，吴孟益，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71