半导体结构及其制造方法技术

本发明专利技术的实施例提供了半导体结构及其形成方法。该方法包括：提供第一半导体工件；在半导体工件的第一表面上沉积第一膜；在对预定波长范围内的光具有透射性的衬底上沉积第二膜；以及在预定接合温度和预定接合压力下将第一膜接合至第二膜。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术的实施例总体涉及半导体结构，更具体地，涉及在晶圆与玻璃之间直接接合的半导体结构及其制造方法。
技术介绍
由于集成电路的专利技术，由于各种电子部件和半导体封装的集成度不断提高，半导体工业经历了连续快速增长。在大多数情况下，集成度的这种改进来自最小特征尺寸的不断减小，这允许更多的部件集成到半导体芯片或封装件中。用于允许更多的部件集成到半导体结构中的一个方法是采用三维集成电路(3DIC)堆叠技术，其中硅晶圆和/或管芯彼此堆叠。用于堆叠半导体晶圆和衬底(例如，玻璃或蓝宝石)的常用技术采用粘合材料的使用。然而，这种技术的缺点在于该附加粘合材料增加了半导体堆叠件的总体厚度并且还劣化了半导体堆叠件内的信号传输的质量。因此，需要的是没有用于接合晶圆或管芯的不同层的粘合材料的半导体堆叠件。
技术实现思路
根据本专利技术的一个方面，提供了一种用于形成半导体结构的方法，包括：提供第一半导体工件；在所述第一半导体工件的第一表面上沉积第一膜；在衬底上沉积第二膜；以及将所述第一膜接合至所述第二膜。根据本专利技术的另一方面，提供了一种用于形成半导体结构的方法，包括：提供第一半导体衬底；在所述第一半导体衬底的第一表面上沉积氧化物层；在预定接合温度下并且在预定接合压力下将蓝宝石衬底接合至所述氧化物层；切割所述第一半导体衬底以形成多个第一半导体芯片。根据本专利技术的又一方面，提供了一种半导体结构，包括：第一半导体芯片；氧化物层，位于所述第一半导体芯片的第一表面上；以及衬底，接合至所述氧化物层。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。图1是示出了常见的蓝宝石上芯片半导体结构的示意图。图2是根据本专利技术的一个实施例示出半导体结构的示意图。图3是根据本专利技术的一个实施例示出半导体结构的示意图。图4A至图4Q示意性地示出了根据本专利技术的一个实施例的制造半导体结构的方法。图5A至图5O示意性地示出了根据本专利技术的一个实施例的制造半导体结构的方法。图6A至图6Q示意性地示出了根据本专利技术的一个实施例的形成半导体结构的方法。图7A至图7P示意性地示出了根据本专利技术的一个实施例的形成半导体结构的方法。具体实施方式下面，详细地论述本专利技术的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的专利技术概念。应该理解，本专利技术提供了许多用于实现各种实施例的不同特征的不同的实施例或实例。在下面描述元件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。以下使用具体的语言公开附图中所示出的实施例或示例。然而应该理解，这些实施例和示例不是用于限定。公开的实施例中的任何变化和改变，以及本专利技术公开的原理的任何进一步应用都是预期的，因为本领域的普通技术人员通常会发生这种情况。此外，据了解可能仅简要地描述器件的各个加工步骤和/或部件。此外，可以增加额外的加工步骤或部件，并且当仍然实施本权利要求时可以移去和/或改变一定的以下加工步骤或部件。因此，应该了解以下描述仅代表实例，并不用于表明需要一个或多个步骤或部件。而且，本专利技术在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在...下方”，“在...下面”，“下部”，“在...上面”，“上部”等空间关系术语以便描述如图所示的一个元件或部件与另一元件或部件的关系。空间关系术语旨在包括除了在图中所描述的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。参照附图，图1是示出了常见蓝宝石上芯片的半导体结构100的示意图，其中半导体管芯101和衬底102(例如，玻璃或蓝宝石)通过粘合材料103被接合在一起。该粘合材料103包括：环氧树脂、BCB(苯并环丁烯)、任意的光刻胶、任意的聚酰亚胺、任意的低温粘合剂或任意的热固性材料。粘合材料103可通过旋涂(即，在施加粘合材料103时旋转衬底102)或通过毛细流动施加在半导体管芯101和/或衬底102上。粘合材料103的厚度取决于粘度、旋转速度和所施加的工具压力。半导体结构100的一个缺点是需要接合半导体管芯101和衬底102的附加粘合材料103，这会增加半导体管芯101的总体厚度，并且会劣化该半导体结构100内的信号传输的质量。图2是示出了根据本专利技术的一个实施例半导体结构200的示意图。该半导体结构200包括半导体工件201、衬底202以及接合材料203，例如，氧化物。该半导体工件201包括衬底层201a和有有源层201b。在一个实施例中，半导体工件201具有矩形形状、圆形形状或其他多边形形状。在一个实施例中，衬底202具有矩形形状、圆形形状或其他多边形形状。半导体工件201的衬底层201a可包括多层衬底、梯度衬底、混合取向衬底或它们的任意组合等。用于衬底201a的材料包括块状硅、半导体晶圆、绝缘体上硅(SOI)衬底或硅锗衬底。也可以使用包含III族、IV族、和Ⅴ族元素的其他半导体材料。半导体工件201的有源层201b可由与衬底层201a相同的材料形成(或以相同的工艺操作形成)。可选地，有源层201b可包括钝化材料(例如，氧化物或电介质)。有源层201b可包括多个隔离部件(未示出)，诸如，浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。隔离部件可限定和隔离各个微电子元件201c。微电子元件201c可包括晶体管(例如，MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管、电阻器、电容器、电感器或其他合适的元件。这些微电子元件201c的制造操作包括沉积、蚀刻、注入、光刻、退火或其他合适的操作。这些微电子元件201c互相连接以形成逻辑器件、存储器件(例如，静态随机存取存储器或SRAM)、射频(RF)器件、输入/输出(I/O)器件、片上系统(SoC)器件、嵌入式快闪器件、微机电(MEMS)器件、模拟器件、CMOS器件或它们的组合等。在一个实施例中，微电子元件201c包括用于从其他金属互连件(未示出)接收电信号以及向其他金属互连件提供电信号的金属焊盘。在一个实施例中，半导体工件201可包括多个半导体管芯。在一个实施例中，半导体工件201包括光学传感器、指纹传感器或LED。半导体工件201的衬底层201a可包括导电通孔201d。导电通孔201d用于将半导体工件201的有源层201b电连接至外部电接触件(未示出)。该导电通孔可由钨、钨基合金、铜或铜基合金、铝、金、银、钼(Mo)、氮化钛(TiN)等，通过LPCVD、PECVD、MOCVD、ALD或其他先进的沉积技术(例如，铜填充工艺包括金属晶种层沉积和铜电化学镀)形成。在一些实施例中，阻挡层(氧化物衬垫，未示出)在导电通孔201d形成之前被选择性沉积并且被布置成包括导电通孔201d。阻挡层用作防止金属扩散的扩散阻挡以及金属与电本文档来自技高网...

【技术保护点】
一种用于形成半导体结构的方法，包括：提供第一半导体工件；在所述第一半导体工件的第一表面上沉积第一膜；在衬底上沉积第二膜；以及将所述第一膜接合至所述第二膜。

【技术特征摘要】
2015.11.20 US 14/947,8981.一种用于形成半导体结构的方...

【专利技术属性】
技术研发人员：余振华，叶松峯，陈明发，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71