一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有通孔；形成完全填充所述通孔的底部电极材料层；沉积相变材料层，覆盖底部电极材料层，相变材料层的材料为掺氮的GeSbTe。根据本发明专利技术，在实施后段制造工艺时，构成相变材料层的GeSbTe的组分将保持稳定。

【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
相变存储器(PCM)是一种具有高读取/写入速度的存储器，其广泛应用于集成电路中。集成相变存储器的关键步骤是形成用于连通金属电极和相变材料层的底部电极(BottomElectrode),底部电极从相变材料层的底部接触相变材料层。当一定强度的电流经过底部电极时，底部电极产生焦耳热以改变相变材料层的相变状态，从而控制相变存储器的工作状态，即相变材料层由非晶态转变到晶态时实现相变存储器的写入数据的功能，相变材料层由晶态转变到非晶态时实现相变存储器的读出数据的功能。形成底部电极后，沉积与底部电极接触的相变材料层。相变材料层的材料通常为GeSbTe(GST)，在对相变存储器执行复位(RESET)操作时，会发生失效现象。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有通孔；形成完全填充所述通孔的底部电极材料层；沉积相变材料层，覆盖所述底部电极材料层，所述相变材料层的材料为掺氮的GeSbTe。在一个示例中，所述沉积为物理气相沉积。在一个示例中，所述沉积的氮源为氮气，氮气和氩气的体积比大于27:3。在一个示例中，实施所述沉积后，还包括实施湿法清洗的步骤，以去除附着于所述相变材料层表面的杂质。在一个示例中，所述湿法清洗在室温下进行。在一个示例中，实施所述湿法清洗后，还包括图形化所述相变材料层的步骤。在一个示例中，所述图形化相变材料层的步骤包括：在所述相变材料层上依次形成硬掩膜层、先进图案化层、覆盖层和光刻胶层；以所述光刻胶层为掩膜，依次蚀刻所述覆盖层、所述先进图案化层、所述硬掩膜层和所述相变材料层；实施所述蚀刻后，采用灰化工艺去除所述光刻胶层、所述覆盖层和所述先进图案化层。在一个示例中，在图形化所述相变材料层后，还包括在所述相变材料层上形成顶部金属电极的步骤。在一个实施例中，本专利技术还提供一种半导体器件，包括：半导体衬底，位于所述半导体衬底上的层间介电层，位于所述层间介电层中的通孔，位于所述通孔内的底部电极材料层，位于所述底部电极材料层上的相变材料层，所述相变材料层的材料为掺氮的GeSbTe。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。根据本专利技术，在实施后段制造工艺时，构成所述相变材料层的GeSbTe的组分将保持稳定。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1G为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；图2为根据本专利技术示例性实施例一的方法依次实施的步骤的流程图。具体实施方式经研究发现，现有技术中相变存储器执行复位(RESET)操作时会发生失效现象，其根源在于，在实施后段制造工艺(BEOL)时，与电相关的工艺以及热处理工艺会使GeSbTe的组分发生变化，进而对相变材料层的晶态转变造成障碍。更进一步的，本专利技术的实施例中，相变材料层选择掺氮的GeSbTe材料，由于掺氮的GeSbTe材料具有耐受与电相关的工艺以及热处理工艺对Ge迁移的影响的特点，可以避免上述问题的产生。在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。形成用于连通金属电极和相变材料层的底部电极后，沉积与底部电极接触的相变材料层。相变材料层的材料通常为GeSbTe，在对相变存储器执行复位操作时，会发生失效现象，其根源在于，在实施后段制造工艺时，与电相关的工艺以及热处理工艺会使GeSbTe的组分发生变化，进而对相变材料层的晶态转变造成障碍。为了解决上述问题，如图2所示，本专利技术提供了一种半导体器件的制造方法，该方法包括：在步骤201中，提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有通孔；在步骤202中，形成完全填充所述通孔的底部电极材料层；在步骤203中，沉积相变材料层，覆盖底部电极材料层，相变材料层的材料为掺氮的GeSbTe。所述沉积的氮源为氮气，氮气和氩气的体积比大于27:3，可以获得更加稳定的GeSbTe组分。所述方法还包括在所述相变材料层上形成顶部金属电极的步骤，从而构成相变存储器的一个存储单元。根据本专利技术提出的半导体器件的制造方法，在实施后段制造工艺时，构成所述相变材料层的GeSbTe的组分不会受到与电相关的工艺以及热处理工艺的影响，从而保持稳定，进而提高产品的产能。为了彻底理解本专利技术，将在下列的描述中提出详细的结构及/或步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有通孔；形成完全填充所述通孔的底部电极材料层；沉积相变材料层，覆盖所述底部电极材料层，所述相变材料层的材料为掺氮的GeSbTe。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有通孔；形成完全填充所述通孔的底部电极材料层；沉积相变材料层，覆盖所述底部电极材料层，所述相变材料层的材料为掺氮的GeSbTe。2.根据权利要求1所述的方法，其特征在于，所述沉积为物理气相沉积。3.根据权利要求1所述的方法，其特征在于，所述沉积的氮源为氮气，氮气和氩气的体积比大于27:3。4.根据权利要求1所述的方法，其特征在于，实施所述沉积后，还包括实施湿法清洗的步骤，以去除附着于所述相变材料层表面的杂质。5.根据权利要求4所述的方法，其特征在于，所述湿法清洗在室温下进行。6.根据权利要求4所述的方法，其特征在于，实施所述湿法清洗后，还包括图形化所述相变材料层的步骤。7.根据权利要求...

【专利技术属性】
技术研发人员：李莹，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31