半导体器件结构制造技术

本发明专利技术实施例提供了一种半导体器件结构。半导体器件结构包括具有第一表面和第二表面的半导体衬底。半导体衬底具有有源区。半导体衬底掺杂有具有第一类型导电性的第一掺杂剂。有源区邻近第一表面并掺杂有具有第二类型导电性的第二掺杂剂。半导体衬底包括位于第二表面上方并掺杂有具有第一类型导电性的第三掺杂剂的掺杂的层。在一些实施例中，掺杂的层中的第三掺杂剂的第一掺杂浓度大于半导体衬底中的第一掺杂剂的第二掺杂浓度。半导体器件结构包括位于掺杂的层上方的导电凸块。本发明专利技术实施例涉及半导体器件结构。

【技术实现步骤摘要】
半导体器件结构
本专利技术实施例涉及半导体器件结构。
技术介绍
半导体集成电路(IC)工业经历了高速发展。IC材料和设计中的技术进步已经产生了多代IC。每一代都比上一代具有更小和更复杂的电路。然而，这些进步增加了加工和生产IC的复杂度。在IC演化过程中，功能密度(例如，每个芯片区中的互连器件的数量)普遍增大而几何尺寸缩小。半导体器件结构(例如，芯片或封装件)的厚度也降低了。然而，由于部件尺寸持续降低，制造工艺持续变得越来越难实施。因此，在越来越小的尺寸上形成可靠的半导体器件是一种挑战。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体器件结构，包括：半导体衬底，具有第一表面和第二表面，其中，所述半导体衬底具有有源区，所述半导体衬底掺杂有具有第一类型导电性的第一掺杂剂，以及所述有源区邻近所述第一表面并且掺杂有具有第二类型导电性的第二掺杂剂；掺杂的层，位于所述第二表面上方并掺杂有具有所述第一类型导电性的第三掺杂剂，其中，所述掺杂的层中的所述第三掺杂剂的第一掺杂浓度大于所述半导体衬底中的所述第一掺杂剂的第二掺杂浓度；以及导电凸块，位于所述掺杂的层上方。根据本专利技术的另一实施例，还提供了一种半导体器件结构，包括：半导体衬底，具有第一表面和第二表面，其中，所述半导体衬底具有有源区，所述半导体衬底掺杂有具有第一类型导电性的第一掺杂剂，以及所述有源区邻近所述第一表面并且掺杂有具有第二类型导电性的第二掺杂剂；第一电荷层，位于所述第二表面上方，其中，当所述第一类型导电性是P型时，所述第一电荷层是负电荷层，以及当所述第一类型导电性是N型时，所述第一电荷层是正电荷层。根据本专利技术的又一实施例，还提供了一种半导体器件结构，包括：半导体衬底，具有第一表面和第二表面，其中，所述半导体衬底具有有源区，所述半导体衬底掺杂有具有第一类型导电性的第一掺杂剂，以及所述有源区邻近所述第一表面并且掺杂有具有第二类型导电性的第二掺杂剂；绝缘层，位于所述第二表面上方；以及导电层，位于所述绝缘层上方，其中，所述导电层位于所述有源区上方。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。图1A至图1I是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。图1I-1到图1I-3是根据一些实施例的图1I的半导体器件结构的变化的截面图。图2是根据一些实施例的半导体器件结构的截面图。图3A至图3E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。图3E-1到图3E-3是根据一些实施例的图3E的半导体器件结构的变化的截面图。图4A至图4C是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。图4C-1到图4C-3是根据一些实施例的图4C的半导体器件结构的变化的截面图。具体实施方式以下公开内容提供了许多不同的实施例或实例以实现本专利技术的不同特征。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。应该理解，可以在方法之前、期间和之后提供额外的操作，并且对于方法的其它实施例，可以代替或消除所描述的一些操作。图1A至图1I是根据一些实施例的用于形成半导体器件结构100的工艺的各个阶段的截面图。图1I-1到图1I-3是根据一些实施例的图1I的半导体器件结构100的变化的截面图。如图1A所示，提供了半导体衬底110。半导体衬底110可以是半导体晶圆(诸如硅晶圆)或半导体晶圆的一部分。在一些实施例中，半导体衬底110由元素半导体材料制成，包括单晶结构、多晶结构或非晶结构的硅或锗。在一些其他实施例中，半导体衬底110由以下材料制成：化合物半导体，诸如碳化硅、砷化镓、磷化钾、磷化铟、砷化铟；合金半导体，诸如SiGe或GaAsP；或它们的组合。半导体衬底110还可以包括多层半导体，半导体上绝缘体(SOI)(诸如绝缘体上硅或绝缘体上锗)，或它们的组合。根据一些实施例，半导体衬底110掺杂有第一掺杂剂(未示出)。根据一些实施例，第一掺杂剂具有第一类型导电性。在一些实施例中，第一类型导电性是p型。根据一些实施例，第一掺杂剂包括诸如硼(B)或铝(Al)的IIIA族元素。根据一些实施例，半导体衬底110是P型半导体衬底。如图1A所示，根据一些实施例，隔离结构120形成在半导体衬底110中。根据一些实施例，隔离结构120嵌入半导体衬底110中。根据一些实施例，隔离结构120具有开口122以限定半导体衬底110中的各个有源区。根据一些实施例，隔离结构120被配置为将相邻的有源区彼此电隔离开。根据一些实施例，隔离结构120包括介电材料。根据一些实施例，介电材料包括氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃(FSG)、低K介电材料、其他合适的材料或它们的组合。根据一些实施例，隔离结构120采用隔离技术形成，诸如半导体的局部氧化(LOCOS)、浅沟槽隔离(STI)等。在一些实施例中，隔离结构120的形成包括：通过实施光刻工艺图案化半导体衬底110，在半导体衬底110中蚀刻沟槽，并且利用介电材料来填充该沟槽。在一些实施例中，填充的沟槽具有多层结构，诸如填充有氮化硅或氧化硅的热氧化衬里层。如图1B所示，根据一些实施例，半导体衬底110中形成隔离掺杂区112以及有源区114a和114b。根据一些实施例，在隔离结构120下方形成隔离掺杂区112。根据一些实施例，在开口122中及下方形成有源区114a和114b。根据一些实施例，有源区114a和114b邻近半导体衬底110的表面111a。根据一些实施例，隔离结构120围绕有源区114a和114b。根据一些实施例，隔离掺杂区112形成在有源区114a和114b之间以电隔离有源区114a和有源区114b。根据一些实施例，掺杂区114a或114b形成在两个相邻的隔离掺杂区112之间。根据一些实施例，隔离掺杂区112掺杂有具有第一类型导电性的掺杂剂(未示出)。在一些实施例中，第一类型导电性是p型。在一些实施例中，隔离掺杂区112中的掺杂剂包括诸如硼(B)或铝(Al)的IIIA族元素。根据一些实施例，半导体衬底110和隔离掺杂区112掺杂有具有相同类型导电性的掺杂剂。在一些实施例中，隔离掺杂区112中的掺杂剂的掺杂浓度大于半导体衬底110中的第一掺杂剂的掺杂浓度。根据一些本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：半导体衬底，具有第一表面和第二表面，其中，所述半导体衬底具有有源区，所述半导体衬底掺杂有具有第一类型导电性的第一掺杂剂，以及所述有源区邻近所述第一表面并且掺杂有具有第二类型导电性的第二掺杂剂；掺杂的层，位于所述第二表面上方并掺杂有具有所述第一类型导电性的第三掺杂剂，其中，所述掺杂的层中的所述第三掺杂剂的第一掺杂浓度大于所述半导体衬底中的所述第一掺杂剂的第二掺杂浓度；以及导电凸块，位于所述掺杂的层上方。

【技术特征摘要】
2016.01.12 US 14/993,6031.一种半导体器件结构，包括：半导体衬底，具有第一表面和第二表面，其中，所述半导体衬底具有有源区，所述半导体衬底掺杂有具有第一类型导电性的第一掺杂剂，以及所述有源区邻近所述第一表面并且掺杂有具有第二类型导电性的第二掺杂剂；掺杂的层，位于所述第二表面上方并掺杂有具有所述第一类型导电性的第三掺杂剂，其中，所述掺杂的层中的所述第三掺杂剂的第一掺杂浓度大于所述半导体衬底中的所述第一掺杂剂的第二掺杂浓度；以及导电凸块，位于所述掺杂的层上方。2.根据权利要求1所述的半导体器件结构，其中，所述导电凸块位于所述有源区上方。3.根据权利要求1所述的半导体器件结构，还包括：衬底，接合至所述第一表面，其中，所述半导体衬底的第一厚度小于所述衬底的第二厚度。4.根据权利要求3所述的半导体器件结构，还包括：第一器件层，位于所述第一表面上方并且电连接至所述导电凸块；以及第二器件层，位于所述第一器件层和所述衬底之间并且电连接至所述第一器件层。5.根据权利要求4所述的半导体器件结构，还包括：导电结构，穿过所述半导体衬底和所述第一器件层以电连接至所述导电凸块、所述第一器件层和所述第二器件层。6.根据权利要求1所述的半导体器件结构，其中，所述掺杂的层是连续膜并且覆盖...

【专利技术属性】
技术研发人员：高敏峰，杨敦年，刘人诚，林政贤，黄薰莹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71