一种制作阵列基板的方法技术

本发明专利技术提出了一种制作阵列基板的方法，包括以下步骤：步骤S10：在透明基板上沉积缓冲介质；步骤S20：在缓冲介质上设置薄膜晶体管，并在薄膜晶体管上沉积层间介质，在沉积层间介质的过程中向层间介质内渗入H

【技术实现步骤摘要】
一种制作阵列基板的方法
本专利技术涉及一种液晶显示技术，特别涉及一种制作阵列基板的方法。
技术介绍
薄膜晶体管液晶显示装置(TFT-LCD)是常用的显示装置，其中，LTPS技术(低温多晶硅技术)现已广泛应用于手机等高解析度产品中。在液晶显示装置中液晶面板对背光源进行调制后显示图案和色彩。液晶面板包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶层。彩膜基板上设置有公共电极。阵列基板上设置有像素电极以及用于改变像素电极上的电位的薄膜晶体管。薄膜晶体管能控制公共电极和像素电极之间的驱动电场的产生和消失。驱动电场用于改变液晶层的透光特性以使得液晶层具有光阀的功能。现有技术中，在制作阵列基板的过程中先制作出薄膜晶体管，然后在薄膜晶体管上沉积层间介质。薄膜晶体管的电极需要与外部电路相连接，这就需要在层间介质上设置用于通过导电介质的过孔。现有技术中常常采用干刻法对层间介质进行蚀刻而获得该过孔，但当对层间介质过渡刻蚀后会损伤薄膜晶体管的沟道区，即等离子体蚀刻出该过孔后继续轰击到沟道区上会使得沟道区被电离，这样会提升薄膜晶体管的关态电流(Ioff)，使得栅极的控制能力变差。
技术实现思路
本专利技术所要解决的技术问题为如何改善薄膜晶体管的电性。针对上述技术问题，本专利技术提出了一种制作阵列基板的方法，包括以下步骤：步骤S10：在透明基板上沉积缓冲介质；步骤S20：在缓冲介质上设置薄膜晶体管，并在薄膜晶体管上沉积层间介质，在沉积层间介质的过程中向层间介质内渗入H2；步骤S30：对阵列基板加热。在一个具体的实施例中，采用化学气相沉积工艺，在生长氛围为氢气的条件下进行层间介质的沉积。在一个具体的实施例中，氢气的流量为500～5000sccm。在一个具体的实施例中，对阵列基板加热的方法为快速热退火或烘烤。在一个具体的实施例中，加热的温度为550～600℃。在一个具体的实施例中，制作薄膜晶体管包括以下步骤，在缓冲介质上设置多晶硅块；在多晶硅块上沉积栅极绝缘膜；在栅极绝缘膜上设置栅极线；对多晶硅块进行离子注入以在多晶硅块上形成掺杂有N+型或P+型离子的两个重掺杂区以及重掺杂区以外的沟道区；在栅极线的上方沉积层间介质；干刻出分别垂直延伸至两个重掺杂区的源极线过孔和漏极线过孔。在一个具体的实施例中，层间介质包括硅的氮化层和硅的氧化层，硅的氮化层覆盖栅极线和栅极绝缘膜，硅的氧化层覆盖在硅的氮化层上。在一个具体的实施例中，采用宽度大于栅极线的宽度的离子束对准栅极线上与多晶硅块相重叠的部分以垂直于栅极绝缘膜的方向射向多晶硅块来进行离子注入。在一个具体的实施例中，在进行离子注入前，先对栅极绝缘膜进行干刻以在栅极绝缘膜上形成用于通过离子束的离子束通道。在一个具体的实施例中，干刻所采用的等离子体束对准栅极线上与多晶硅块相重叠的部分以垂直于栅极绝缘膜的方向射向多晶硅块。在对阵列基板进行加热时，层间介质内的氢原子移动到多晶硅块附近并与多晶硅块的悬挂键和未饱和键进行反应生成Si-H键。这样就可以降低薄膜晶体管的关态电流，避免不必要的漏电流，同时，提升栅极控制能力。附图说明在下文中将基于实施例并参考附图来对本专利技术进行更详细的描述。其中：图1为本专利技术的一个实施例中的一种制作阵列基板的方法的流程图；图2为本专利技术的一个实施例中的阵列基板的剖视示意图；图3为本专利技术的一个实施例中对阵列基板进行干刻的示意图；图4为本专利技术的一个实施例中的阵列基板的剖视示意图。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。具体实施方式下面将结合附图对本专利技术作进一步说明。如图1所示，在本实施例中，制作阵列基板1的方法包括以下步骤：步骤S00：在透明基板2上设置一层不透光的遮光层，对遮光层进行图案化处理以形成遮光块3。如图2所示，透明基板2可以是玻璃基板。透明基板2构造为矩形板。遮光层采用不透光的材质制作。遮光块3可设置多个，并在透明基板2上呈矩阵排布。遮光层可以是采用真空蒸镀或真空溅镀的方法在透明基板2上沉积的一层金属薄膜。该金属薄膜优选采用金属钼。采用光刻的方法对该金属薄膜进行图案化处理，在透明基板2上形成多个遮光块3。多个遮光块3呈阵列状排布。遮光块3用于挡住射向薄膜晶体管的背光，避免薄膜晶体管受到强光照射而产生载流子导致器件漏电流增大。步骤S10：在透明基板2上沉积缓冲介质4。缓冲介质4覆盖遮光块3和透明基板2。缓冲介质4为薄膜结构。缓冲介质4用于防止透明基板2上游离的杂质扩散到薄膜晶体管中。在该步骤中，可以采用化学气相沉积工艺在透明基板2上沉积出缓冲介质4。缓冲介质4的表面平坦。缓冲介质4可以采用氮化物(SiNx)和/或硅的氧化物(SiOx)制作。优选地，缓冲介质4包括缓冲层5和结合层6。缓冲层5覆盖遮光块3和透明基板2。缓冲层5采用硅的氮化物(SiNx)制作。硅的氮化物能很好的将透明基板2上游离的离子与薄膜晶体管隔离开来。结合层6覆盖在缓冲层5上。结合层6采用硅的氧化物(SiOx)制作。结合层6与薄膜晶体管的半导体部分之间的附着牢固，同时，结合层6与多晶硅块7之间的接触应力小。步骤S20：在缓冲介质4上设置薄膜晶体管，并在薄膜晶体管上沉积层间介质，在沉积层间介质的过程中向层间介质内渗入H2。在缓冲介质4上沉积一层非晶硅层。例如可以采用溅镀工艺或低压化学气相沉积工艺将无定型硅(α-Si)堆积在缓冲介质4上形成非晶硅薄膜。对非晶硅层进行结晶化处理形成多晶硅层。例如采用激光退火工艺、金属诱导结晶工艺、固相结晶工艺等方法对非晶硅层进行结晶化处理，使得非晶硅层转化成多晶硅层。对多晶硅层进行图案化处理以形成多晶硅块7。多晶硅块7设置有多个。多个多晶硅块7呈矩阵排列。多晶硅块7与遮光块3一一对齐。在多晶硅块7上沉积栅极绝缘膜10(GateInsulator)。栅极绝缘膜10由绝缘材料制作。栅极绝缘膜10层可以采用硅的氮化物(SiNx)或硅的氧化物(SiOx)制作。在栅极绝缘膜10上设置栅极线11。在栅极绝缘膜10上沉积金属层，对该金属层图案化处理形成栅极线11。该图案化处理的工艺可以是采用光刻工艺。栅极线11与多晶硅块7重叠。栅极线11设置在多晶硅块7拟形成沟道区的上方。栅极线11可以设置在多晶硅块7的中部的上方。对多晶硅块7进行离子注入，以在多晶硅块7上形成掺杂有N+型或P+型离子的重掺杂区9以及重掺杂区9外的沟道区8。在该步骤中的离子掺杂为重掺杂。离子注入的方法为采用离子束进行轰击，离子束穿透栅极绝缘膜10而停留在多晶硅块7上而在多晶硅块7上形成重掺杂区9。例如，采用能量为70keV的离子垂直轰击厚度为的栅极绝缘膜10，绝大部分离子都会停留在多晶硅块7上。每块多晶硅块7上设置有两个重掺杂区9。两个重掺杂区9分别位于沟道区8的相对两侧。N+型离子例如可以是5价的磷离子。P+型离子例如可以是3价的硼离子。采用宽度大于栅极线11的宽度的离子束对准栅极线11上与多晶硅块7相重叠的部分以垂直于栅极绝缘膜10的方向射向多晶硅块7。栅极线11和栅极绝缘膜10上与栅极线11重叠的部分能阻止离子束射入到沟道区8内，离子束未被栅极线11所阻挡的部分中的离子能注入到多晶硅块7中形成重掺杂区9。这样就省去了现有工艺中需要采用掩膜(mask)来覆盖阵列基板1以实现离子束精确注入的步本文档来自技高网...

【技术保护点】
一种制作阵列基板的方法，包括以下步骤：步骤S10：在透明基板上沉积缓冲介质；步骤S20：在缓冲介质上设置薄膜晶体管，并在薄膜晶体管上沉积层间介质，在沉积层间介质的过程中向层间介质内渗入H

【技术特征摘要】
1.一种制作阵列基板的方法，包括以下步骤：步骤S10：在透明基板上沉积缓冲介质；步骤S20：在缓冲介质上设置薄膜晶体管，并在薄膜晶体管上沉积层间介质，在沉积层间介质的过程中向层间介质内渗入H2；步骤S30：对阵列基板加热。2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺，在生长氛围为氢气的条件下进行层间介质的沉积。3.根据权利要求2所述的方法，其特征在于，氢气的流量为500～5000sccm。4.根据权利要求1至3中任一项所述的方法，其特征在于，对阵列基板加热的方法为快速热退火或烘烤。5.根据权利要求4所述的方法，其特征在于，加热的温度为550～600℃。6.根据权利要求1至3中任一项所述的方法，其特征在于，制作薄膜晶体管包括以下步骤，在缓冲介质上设置多晶硅块；在多晶硅块上沉积栅极绝缘膜；在栅极绝缘膜上设置栅极线；对多晶硅块...

【专利技术属性】
技术研发人员：黄奔，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42