制造三维扇出结构的方法技术

制造用于集成电路装置的3D扇出结构的方法，包括：提供衬底载体，其具有相对的第一和第二表面，以及在第一和第二表面之间延伸的孔。将第一半导体片芯接合至衬底载体的第一表面，使得第一片芯覆盖衬底载体的孔。将封装剂和第二片芯沉积放置在衬底载体的孔内，使得第二片芯的有效表面暴露并且与衬底载体的第二表面共面。随后将一个或者多个再分配层施加至衬底载体的第二表面上，来形成3D扇出结构。

【技术实现步骤摘要】
制造三维扇出结构的方法
本专利技术一般涉及制造三维扇出结构的方法，并且更具体地，涉及制造用于集成电路装置的三维扇出结构的方法。
技术介绍
扇出(fan-out)晶片级封装(WLP)通过在单个集成电路封装内的半导体片芯(die)的纵向集成使得能够实现三维(3D)结构。因此，扇出WLP已经变成增加能够集成在单个集成电路装置内的功能的重要技术。用于在集成电路装置内制造晶片级扇出的常规技术通常包括诸如面板化(panelization)工艺、封装通孔(throughpackagevia)工艺和双面构建(doublesidedbuild-up)工艺之类的工艺。对于在集成电路装置内晶片级扇出的制造，这些工艺为增加了大量的成本，带来了可制造性和可靠性问题。例如，采用常规的FOWLP(扇出晶片级封装)制造工序，片芯和部件常常“正面朝下”放置在临时的载带/载体上(即，“有效”侧与载带/载体接触)，来确保片芯和部件共面。接下来是包封，以将片芯和部件组装成“面板”以供构建。为了在片芯和部件的有效侧上执行构建，面板被翻转并且载带/载体被移除。载带/载体移除工艺常常涉及专门的热、光学和机械处理工艺，这使得产品流本文档来自技高网...

【技术保护点】
一种制造用于集成电路装置的三维(3D)扇出结构的方法，该方法包括：提供衬底载体，其包括相对的第一和第二表面，以及在第一和第二表面之间贯穿延伸的孔；将第一半导体片芯接合至衬底载体的第一表面，使得第一半导体片芯覆盖衬底载体的孔；在衬底载体的孔内沉积封装剂和第二半导体片芯，使得第二半导体片芯的有效表面暴露并且与衬底载体的第二表面共面；以及将至少一个再分配层施加至衬底载体的第二表面上，来形成3D扇出结构。

【技术特征摘要】
1.一种制造用于集成电路装置的三维(3D)扇出结构的方法，该方法包括：提供衬底载体，其包括相对的第一和第二表面，以及在第一和第二表面之间贯穿延伸的孔；将第一半导体片芯接合至衬底载体的第一表面，使得第一半导体片芯覆盖衬底载体的孔；在衬底载体的孔内沉积封装剂和第二半导体片芯，使得第二半导体片芯的有效表面暴露并且与衬底载体的第二表面共面；以及将至少一个再分配层施加至衬底载体的第二表面上，来形成3D扇出结构。2.如权利要求1的方法，其中：第一半导体片芯的有效表面上的接触焊盘接合至位于衬底载体的第一表面上的导电焊盘，以及第一半导体片芯倒装接合至衬底载体的第一表面。3.如权利要求1的方法，其中：在衬底载体的孔内沉积封装剂和第二半导体片芯包括将封装剂分配至孔中，并且随后将第二半导体片芯沉积在孔内的封装剂中，使得第二半导体片芯的有效表面暴露并且与衬底载体的第二表面共面；以及其中使用超尺寸拾取和放置管嘴沉积第二半导体片芯。4.如权利要求1的方法，其中将封装剂和第二半导体片芯沉积在衬底载体的孔内包括：将粘附剂层施加至接合至衬底载体的第一表面的第一半导体片芯的表面区域，第一半导体片芯的所述表面区域暴露在衬底载体的孔内；将第二半导体片芯沉积到在衬底的孔内的粘附剂层上，使得第二半导体片芯的有效表面与衬底载体的第二表面共面；以及将封装剂分配至孔中在第二半导体片芯的周围...

【专利技术属性】
技术研发人员：高伟，龚志伟，叶德洪，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国,US