【技术实现步骤摘要】
本专利技术涉及集成电路及电子设计自动化
，特别涉及一种对高扇出的可编程门列阵(FPGA)进行布局布线的方法。
技术介绍
FPGA是目前市场上广泛使用的可编程器件，具有开发周期短和成本低等优点。FPGA可以实现各种各样的应用，在FPGA设计的CAD软件流程中，布局布线是至关重要的一步。布局方法确定了实现电路功能需要的各逻辑单元块在FPGA中的位置，它的优化目标是把相连的逻辑单元块靠近放置以最大限度地减少所需要的布线资源，但有时也要平衡FPGA中所需要的布线密度或者最大限度提高电路速度。一旦确定了电路中所有逻辑单元块的位置，布线器就可打通合适的可编程开关以连接电路需要的所有逻辑单元块的输入和输出引脚。绝大多数FPGA的布线器有一套避免拥挤的策略以解决布线资源竞争问题。 在FPGA的应用中，高扇出是指在打包之后的网表信息中，一个源端连接多个漏端的情况(通常超过10个，如图2所示)，高扇出一般会对布局布线造成很大的困扰，因为它要占用大量的布线资源，而且在关键路径中也基本上都包含着具有高扇出的源端。在普通的布局布线过程中并没有针对高扇出做特别处理，这会导致大量的布线...
【技术保护点】
一种对高扇出的可编程门列阵进行布局布线的方法，其特征在于，该方法包括：读取可编程门列阵FPGA芯片结构信息和打包之后生成的网表信息；根据读取的可编程门列阵FPGA芯片结构信息和网表信息对FPGA进行布局；根据对FPGA的布局结果对FPGA进行布线；以及生成布局布线结果，完成对FPGA的布局布线。
【技术特征摘要】
【专利技术属性】
技术研发人员：李明，李艳，于芳，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。