扇出晶圆级封装制造技术

本发明专利技术涉及一种扇出晶圆级封装，包含有一重分布层；一被动器件，设在重分布层的第一金属层中；一第一钝化层，覆盖重分布层的上表面；一第二钝化层覆盖重分布层的下表面；一晶粒安装在第一钝化层上，晶粒包含一接点；一模塑料，设在晶粒周围及第一钝化层上；一导孔，贯穿第一钝化层、重分布层的介电层及第二钝化层，暴露出接点；一接触洞，设在第二钝化层中，暴露出被动器件的电极；以及一第二金属层，设在导孔及接触洞中，电连接被动器件的电极至晶粒的接点。

【技术实现步骤摘要】
扇出晶圆级封装
本专利技术涉及半导体封装领域，特别是一种扇出晶圆级封装(fan-outwaferlevelpackaging，FOWLP)。
技术介绍
随着半导体制造工艺的进步，微电子器件的尺寸变得更小，器件中的电路也变得更密集。为了得到更小尺寸的微电子器件，其封装与安装到电路板上的结构都必须变得更紧密。半导体封装
中公知的嵌入晶圆球栅阵列(embeddedwaferballgridarray,eWLB)或扇出晶圆级封装(FOWLP)，是通过位于衬底上的重分布层(RDL)，例如位于具有穿硅通孔(TSV)的衬底，将原本半导体晶粒的接垫重新布线分配到一较大的区域。重分布层是在晶圆表面上形成介电层与金属导线的叠层，将芯片原本的输入/输出(I/O)接垫重新布线分配到一个间距较宽松的布局范围。上述重布线的制作通常使用薄膜高分子聚合物，例如苯并环丁烯(benzocyclobutene,BCB)、聚酰亚胺(polyimide,PI)，或其他有机高分子聚合物作为介电层材料，再用金属化工艺，例如铝或铜，形成金属导线，将芯片周围的接垫重新布线分配成阵列状连接垫。由于工艺繁复，具有穿硅通孔的中介层衬本文档来自技高网...

【技术保护点】
一种扇出晶圆级封装，其特征在于，包含有：一重分布层，包含至少一介电层，以及至少一第一金属层；一被动器件，设在所述重分布层的所述第一金属层中；一第一钝化层，覆盖所述重分布层的一上表面；一第二钝化层，覆盖所述重分布层的一下表面；至少一晶粒安装在所述第一钝化层上，其中所述晶粒包含一接点，直接接触所述第一钝化层；一模塑料，设在所述晶粒周围以及所述第一钝化层上；一导孔，贯穿所述第一钝化层、所述介电层以及所述第二钝化层，以暴露出所述接点；一接触洞，设在所述第二钝化层中，暴露出所述被动器件的一电极；以及一第二金属层，设在所述导孔以及所述接触洞中，用来电连接所述被动器件的所述电极至所述晶粒的所述接点。

【技术特征摘要】
2016.01.06 US 14/989,7821.一种扇出晶圆级封装，其特征在于，包含有：一重分布层，包含至少一介电层，以及至少一第一金属层；一被动器件，设在所述重分布层的所述第一金属层中；一第一钝化层，覆盖所述重分布层的一上表面；一第二钝化层，覆盖所述重分布层的一下表面；至少一晶粒安装在所述第一钝化层上，其中所述晶粒包含一接点，直接接触所述第一钝化层；一模塑料，设在所述晶粒周围以及所述第一钝化层上；一导孔，贯穿所述第一钝化层、所述介电层以及所述第二钝化层，以暴露出所述接点；一接触洞，设在所述第二钝化层中，暴露出所述被动器件的一电极；以及一第二金属层，设在所述导孔以及所述接触洞中，用来电连接所述被动器件的所述电极至所述晶粒的所述接点。2.根据权利要求1所述的扇出晶圆级封装，其特征在于，所述介电层包含无机材料。3.根据权利要求2所述的扇出晶圆级封装，其特征在...

【专利技术属性】
技术研发人员：罗翊仁，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US