扇出晶圆级封装方法技术

技术编号:12814266 阅读:202 留言:0更新日期:2016-02-05 14:21
本发明专利技术公开了一种扇出晶圆级封装方法,包括:在承载板的正面形成第一开口部;在第一开口部的周围形成第一重布线层;在第一重布线层上形成导电柱,导电柱的顶面高于待装载芯片的顶面;在第一开口部内装载芯片;在承载板的正面设置第一封料层,第一封料层的表面裸露出导电柱顶面和芯片的连接部件;在第一封料层上形成连接导电柱与连接部件的第二重布线层;在第二重布线层上形成第二封料层,第二封料层的表面裸露出第二重布线层的连接区域;在连接区域上形成焊球。本发明专利技术利用阻流结构fanout工艺,形成栅栏状的柱子区域,以限制树脂在固化过程中的涨缩,限制芯片的偏移;在承载板上方、导电柱下方设置第一重布线层,增加结合力和散热性能。

【技术实现步骤摘要】

本专利技术涉及半导体
,尤其涉及一种。
技术介绍
随着集成电路技术的不断发展,电子产品越来越向小型化、智能化以及高可靠性方向发展,而集成电路封装直接影响着集成电路、电子模块乃至整机性能,在集成电路晶片尺寸逐步缩小、集成度不断提高的情况下,电子工业对集成电路封装结束提出了越来越高的要求。目前的扇出(fanout)工艺,主要的困难在于芯片在树脂加工过程中由于树脂涨缩造成芯片偏移,中心和边缘的偏移量不尽相同,通常是中心小而边缘大,这样不可控的偏移量是造成fanout加工良品率较低以及限制加工精度的主要原因,该扇出晶圆级工艺不适用于薄型产品的封装工艺。
技术实现思路
鉴于现有技术中的上述缺陷或不足,本专利技术提供一种。本专利技术提供的,主要包括:在承载板的正面形成第一开口部;在所述第一开口部的周围形成第一重布线层;在所述第一重布线层上形成导电柱,所述导电柱的顶面高于待装载芯片的顶面;在所述第一开口部内装载芯片;在所述承载板的正面设置第一封料层,所述第一封料层的表面裸露出所述导电柱顶面和所述芯片的连接部件;在所述第一封料层上形成连接所述导电柱与所述连接部件的第二重布线层;在所述本文档来自技高网...

【技术保护点】
一种扇出晶圆级封装方法,其特征在于,包括:在承载板的正面形成第一开口部;在所述第一开口部的周围形成第一重布线层;在所述第一重布线层上形成导电柱,所述导电柱的顶面高于待装载芯片的顶面;在所述第一开口部内装载芯片;在所述承载板的正面设置第一封料层,所述第一封料层的表面裸露出所述导电柱顶面和所述芯片的连接部件;在所述第一封料层上形成连接所述导电柱与所述连接部件的第二重布线层;在所述第二重布线层上形成第二封料层,所述第二封料层的表面裸露出所述第二重布线层的连接区域;在所述连接区域上形成焊球。

【技术特征摘要】

【专利技术属性】
技术研发人员:丁万春
申请(专利权)人:南通富士通微电子股份有限公司
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1