半导体结构的制造方法技术

一种半导体结构的制造方法，包括：形成半导体基底，所述半导体基底包括衬底，以及凸出于所述衬底的鳍部；对鳍部进行阈值电压调节掺杂工艺；在鳍部的顶部和侧壁表面形成离子阻挡层；对形成有离子阻挡层的鳍部进行退火工艺；形成横跨鳍部且覆盖鳍部的部分顶部表面和侧壁表面的栅极结构。进行阈值电压调节掺杂工艺后，本发明专利技术先在鳍部的顶部和侧壁表面形成离子阻挡层，再对鳍部进行退火工艺，通过退火工艺改善鳍部的表面光滑度以改善沟道内载流子的迁移率的同时，离子阻挡层对鳍部能起到保护作用，防止所述退火工艺使通过掺杂工艺注入进鳍部内的阈值电压调节掺杂离子发生流失，从而优化半导体器件的电学性能。

【技术实现步骤摘要】
半导体结构的制造方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构的制造方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。但是，现有技术形成的半导体器件的电学性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的制造方法本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底，以及凸出于所述衬底的鳍部；对所述鳍部进行阈值电压调节掺杂工艺；所述阈值电压调节掺杂工艺之后，在所述鳍部的顶部和侧壁表面形成离子阻挡层；对形成有所述离子阻挡层的鳍部进行退火工艺；形成横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面的栅极结构。

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底，以及凸出于所述衬底的鳍部；对所述鳍部进行阈值电压调节掺杂工艺；所述阈值电压调节掺杂工艺之后，在所述鳍部的顶部和侧壁表面形成离子阻挡层；对形成有所述离子阻挡层的鳍部进行退火工艺；形成横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面的栅极结构。2.如权利要求1所述的半导体结构的制造方法，其特征在于，对所述鳍部进行阈值电压调节掺杂工艺的步骤包括：对所述鳍部注入的离子为N型离子，所述N型离子为砷离子，注入的离子能量为5Kev至12Kev，注入的离子剂量为1E12至5E13原子每平方厘米；或者，对所述鳍部注入的离子为P型离子，所述P型离子为二氟化硼离子，注入的离子能量为3Kev至10Kev，注入的离子剂量为5E12至5E14原子每平方厘米。3.如权利要求1所述的半导体结构的制造方法，其特征在于，所述离子阻挡层为掺氮层。4.如权利要求3所述的半导体结构的制造方法，其特征在于，所述离子阻挡层的材料为氮化硅。5.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述离子阻挡层的工艺为等离子体氮化工艺。6.如权利要求5所述的半导体结构的制造方法，其特征在于，所述等离子体氮化工艺的工艺参数包括：功率为600瓦至1000瓦，压强为10毫托至30毫托，工艺时间为10秒至30秒，反应气体为氮气，辅助气体为氦气，氮气的气体流量为50每分钟标准毫升至120每分钟标准毫升，氦气的气体流量为80每分钟标准毫升至150每分钟标准毫升。7.如权利要求1所述的半导体结构的制造方法，其特征在于，所述离子阻挡层的厚度为至8.如权利要求1所述的半导体结构的制造方法，其特征在于，采用含氢气体对所述鳍部进行退火工艺。9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述退火工艺的工艺参数包括：退火温度为950摄氏度至1100摄氏度，工艺时间为10秒至20...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31