一种半导体器件及其制作方法和电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制作方法和电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有NMOS区域和PMOS区域，其中，在所述NMOS区域和所述PMOS区域上均形成有虚拟栅极以及填充所述虚拟栅极之间间隙的层间介电层，在所述PMOS区域上形成有图案化的硬掩膜层，以露出所述NMOS区域中的所述虚拟栅极；步骤S2：去除所述NMOS区域中露出的所述虚拟栅极，以形成NMOS虚拟开口；步骤S3：选用HBr、NF

【技术实现步骤摘要】
一种半导体器件及其制作方法和电子装置
本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制作方法和电子装置。
技术介绍
随着微电子技术的迅速发展，微电子技术的核心--互补金属氧化物半导体(CMOS)技术已经成为现代电子产品的支撑技术。在半导体制造工艺中，可以使用各种材料作为互补金属氧化物半导体器件的栅电极和栅极电介质，传统的互补金属氧化物半导体器件通常由氮氧化硅(SiON)作为栅极介质层，采用掺杂的多晶硅作为栅电极材料。但是，随着集成电路制造工艺的不断进步，芯片集成度的不断提高，技术节点的降低，在尺寸改变的趋势中，先进的互补金属氧化物半导体器件越来越多的采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极(HK/MG)结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由虚拟多晶硅栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电等问题。目前常见的高k电介质/金属栅极的制造方法包括栅极在后(gate-last)工艺，其中，栅极在后工艺中虚拟多晶硅栅极的去除是关键的步骤之一。目前去除虚拟栅极的工艺中存在很多的问题：1)在干法蚀刻去除所述虚拟栅极的过程中会产生聚合物和/或副产物沉积在所述虚拟栅极开口的侧壁上，从而导致NMOS和PMOS更差的边界接触。因此，为了保持器件的性能，必须施加更大的电压，更严重的情况是如果所述NMOS和PMOS边界打开，将导致器件失效。2)在去除所述虚拟栅极过程中，层间介电层的损失成为一个主要的参数，干法蚀刻和湿法蚀刻会消耗层间介电层，其中，大量层间介电层的消耗会导致金属残留物、影响CMP的工艺窗口。现有技术中通过采用硬掩膜层的方法，以获得更好的线末端轮廓和CDLWR，但是在该过程中必须保持硬掩膜足够的过蚀刻，以防止虚拟栅极的残留，但是过度的过蚀刻会引起对PMOS器件的损坏以及更多的层间介电层的损失，层间介电层的损失还会引起NMOS和PMOS的短路。因此，需要对目前所述半导体器件的制备方法进行改进，以解决现有技术中存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供一种半导体器件的制作方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有NMOS区域和PMOS区域，其中，在所述NMOS区域和所述PMOS区域上均形成有虚拟栅极以及填充所述虚拟栅极之间间隙的层间介电层，在所述PMOS区域上形成有图案化的硬掩膜层，以露出所述NMOS区域中的所述虚拟栅极；步骤S2：去除所述NMOS区域中露出的所述虚拟栅极，以形成NMOS虚拟开口；步骤S3：选用HBr、NF3和Ar的组合或者H2和Ar的组合进行过蚀刻，以完全去除所述虚拟栅极，并在所述过蚀刻之后选用Ar对所述虚拟开口侧壁上的残留物进行处理；步骤S4：重复所述步骤S3至少4次；步骤S5：去除所述虚拟开口侧壁上的所述残留物。可选地，所述步骤S1包括：步骤S11：提供半导体衬底，在所述半导体衬底上形成有NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上均形成所述虚拟栅极以及填充所述虚拟栅极之间间隙的所述层间介电层；步骤S12：在所述层间介电层以及所述虚拟栅极上沉积形成SiO2层，以覆盖所述层间介电层和所述虚拟栅极的顶面；步骤S13：去除所述PMOS区域中的所述虚拟栅极，以形成PMOS虚拟开口；步骤S14：在所述PMOS虚拟开口中和所述SiO2层上沉积形成功函数金属层，以填满所述PMOS虚拟开口；步骤S15：执行平坦化工艺，直至露出所述层间介电层；步骤S16：在所述PMOS区域上形成图案化的所述硬掩膜层。可选地，在所述步骤S3中，所述HBr、Ar和H2的气体流量均为100～800sccm，所述NF3的气体流量为10～50sccm。可选地，所述方法还包括步骤S6：执行蚀刻后处理工艺。可选地，所述蚀刻后处理工艺选用CF4和Ar。可选地，在所述步骤S5中选用N2去除所述残留物。可选地，在所述步骤S4中重复所述步骤S34-5次。可选地，所述步骤S3的处理时间为8-12S。可选地，在所述步骤S2中选用HBr、H2和O2去除所述NMOS区域中露出的所述虚拟栅极。本专利技术还提供了一种采用上述的方法制造的半导体器件。本专利技术还提供了一种电子装置，所述电子装置包括上述的半导体器件。本专利技术还提供一种采用上述方法制造的半导体器件。本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。本专利技术为了解决层间介电层的损伤和蚀刻残留物、副产物的残留造成NMOS和PMOS边界不够清楚的问题，提供一种新的半导体器件的制备方法，所述方法在蚀刻去除所述虚拟栅极之后的过蚀刻过程中选用HBr、NF3和Ar的组合或者H2和Ar的组合进行过蚀刻，以完全去除所述虚拟栅极，并在所述过蚀刻之后选用Ar对所述虚拟开口侧壁上的残留物进行处理，并且重复该步骤4-5次，不仅能够更好地去除残留物，还可以减小层间介电层的损失，同时可以获得更加干净的NMOS和PMOS边界，进一步提高半导体器件的性能和良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1为根据本专利技术一个实施方式制作所述半导体器件的的工艺流程图；图2为根据本专利技术另一个实施方式制作所述半导体器件的的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有NMOS区域和PMOS区域，其中，在所述NMOS区域和所述PMOS区域上均形成有虚拟栅极以及填充所述虚拟栅极之间间隙的层间介电层，在所述PMOS区域上形成有图案化的硬掩膜层，以露出所述NMOS区域中的所述虚拟栅极；步骤S2：去除所述NMOS区域中露出的所述虚拟栅极，以形成NMOS虚拟开口；步骤S3：选用HBr、NF

【技术特征摘要】
1.一种半导体器件的制作方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有NMOS区域和PMOS区域，其中，在所述NMOS区域和所述PMOS区域上均形成有虚拟栅极以及填充所述虚拟栅极之间间隙的层间介电层，在所述PMOS区域上形成有图案化的硬掩膜层，以露出所述NMOS区域中的所述虚拟栅极；步骤S2：去除所述NMOS区域中露出的所述虚拟栅极，以形成NMOS虚拟开口；步骤S3：选用HBr、NF3和Ar的组合或者H2和Ar的组合进行过蚀刻，以完全去除所述虚拟栅极，并在所述过蚀刻之后选用Ar对所述虚拟开口侧壁上的残留物进行处理；步骤S4：重复所述步骤S3至少4次；步骤S5：去除所述虚拟开口侧壁上的所述残留物。2.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：步骤S11：提供半导体衬底，在所述半导体衬底上形成有NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上均形成所述虚拟栅极以及填充所述虚拟栅极之间间隙的所述层间介电层；步骤S12：在所述层间介电层以及所述虚拟栅极上沉积形成SiO2层，以覆盖所述层间介电层和所述虚拟栅极的顶面；步骤S13：去除所述PMOS区域中的所述虚拟栅极，以形成PMOS虚拟开口...

【专利技术属性】
技术研发人员：纪世良，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31