用于制造一半导体结构的方法技术

在此提供一种用于制造一半导体结构的方法，而且此方法包括以下步骤。栅极结构形成于基板上，及形成衬里层以覆盖栅极结构及基板。间隔物层形成于衬里层上，及连续提供蚀刻气体以将基板维持在第二压力下而移除间隔物层的一部分。此蚀刻气体具有第一压力。第二压力大于第一压力。

【技术实现步骤摘要】
用于制造一半导体结构的方法
本专利技术实施例是有关一种半导体结构的制造方法。
技术介绍
半导体集成电路(integratedcircuit,IC)已经历迅速增长。在发展过程中，半导体装置的功能密度增大，同时装置特征尺寸或几何形状减小。微缩制程(scalingdownprocess)一般通过提高生产效率、降低成本，及/或改良装置效能而提供益处。然而，此种微缩制程亦增大集成电路制造制程的复杂性。在深次微米(deepsub-micron)集成电路技术中，非挥发性记忆体装置因多种优势而变为热门的储存单元。特定而言，当关闭电源时，保存在非挥发性记忆体装置中的数据不会遗失。非挥发性记忆体装置的一个特定例子包含浮动栅极以保留与所保存的数据关连的电荷。然而，随着技术演变，半导体制程节点已针对高密度非挥发性记忆体装置而按比例缩小。在非挥发性记忆体装置的制程中，时时需要进一步改进以满足微缩制程中的效能要求。
技术实现思路
根据本专利技术的多个实施方式，是提供一种用于制造一半导体结构的方法，制造方法包含：形成一栅极结构于一基板上；形成一衬里层以覆盖栅极结构及基板；形成一间隔物层于衬里层上；连续提供一蚀刻气体以移除间隔物层的一部分，及蚀刻气体具有一第一压力；以及将基板维持在一第二压力下，第二压力大于第一压力。根据本专利技术的多个实施方式，是提供一种用于制造一半导体结构的方法，方法包含：形成两个栅极结构于一基板上；形成一间隔物层以覆盖两个栅极结构，及一间隙位于两个栅极结构之间；根据间隙的一深宽比而移除间隔物层的一部分，以分别在两个栅极结构的侧壁上形成锥形间隔物，及基板与锥形间隔物的一侧表面之间的一夹角相对于间隙的深宽比增大而减少；及形成一层间介电层以完全充填间隙。根据本专利技术的多个实施方式，是提供一种用于制造一半导体结构的方法，方法包含：将一基板置于一真空腔室中，基板上具有一栅极结构及覆盖栅极结构的一间隔物层；将一蚀刻气体供应至真空腔室内；将蚀刻气体控制在一第一压力下；及使用一排气装置以将真空腔室维持在大于第一压力的一第二压力下，及通过蚀刻气体移除间隔物层的一部分以形成一锥形间隔物。附图说明本专利技术的实施方式最佳在阅读附图时根据下文的详细说明来进行理解。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的比例可任意增大或缩小，以便使论述更加明确。图1绘示依据多个实施例的制造半导体结构的方法的流程图；图2A至图2E是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图；图3绘示依据多个实施例的干式蚀刻设备的剖面示意图；图4A至图4D是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图。具体实施方式以下揭示内容提供众多不同的实施例或例子以用于实施本案提供的标的物的不同特征。下文中描述组件及排列的特定实例以简化本专利技术。此等组件及排列当然仅为举例及没有意图进行限制。例如，在下文的描述中，第一特征在第二特征上方或之上的形成可包括其中第一特征与第二特征以直接接触方式形成的实施例，及亦可包括其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施例。此外，本专利技术在多个例子中可重复元件符号及/或字母。此重复用于实现简化与明晰的目的，及其自身并不规定所论述的多个实施例及/或配置之间的关系。此外，本案中可使用诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等的空间相对术语在以便于描述，以描述一个元件或特征与另一或更多个元件或特征的关系，如附图中所图示。空间相对术语意欲包含在使用或操作中的装置除附图中绘示的定向以外的不同定向。或者，设备可经转向(旋转90度或其他方向)，及本案中使用的空间相对描述词同样可相应地进行解释。一般而言，栅极结构形成于基板上，及垂直间隔物分别形成于栅极结构的侧壁上。两个邻接垂直间隔物之间的间隙充填介电材料以隔绝这些栅极结构。然而，随着对于缩小特征尺寸的需求在较大程度上推进集成电路，这些栅极结构之间的距离亦减小。此外，栅极结构高度亦对应于集成电路的需求而增大。因此，间隙深宽比大幅增加，此间隙不易于完全充填，及不可避免地保留空隙，及导致半导体结构中的泄漏。因而，必需改良半导体结构及其制造方法以解决上述问题。图1绘示依据多个实施例的制造半导体结构的方法的流程图100。流程图100包括以下步骤。在步骤110中，栅极结构形成于基板上。在步骤120中，形成衬里层以覆盖栅极结构及基板。在步骤130中，间隔物层形成于衬里层上。在步骤140中，连续提供蚀刻气体以移除间隔物层的一部分，及此蚀刻气体具有第一压力。在步骤150中，基板维持在大于第一压力的第二压力。请同时参照图2A至图2E。图2A至图2E是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图。图2A绘示步骤110，在此步骤中，栅极结构220形成于基板210上。栅极结构220可通过使用适合制程而形成，此等制程包括光微影术及蚀刻制程。首先，形成栅极材料以覆盖基板，及形成光阻剂层(未绘于附图)以覆盖栅极材料。然后，光阻剂层经曝光以形成图案，及执行后曝光烘烤制程及显影制程以形成遮罩元件。上述提及的遮罩元件用以在执行蚀刻制程的同时保护栅极材料部分，从而在表面210上留下栅极结构220。在一些实施例中，基板210是块状硅基板。在一些实施例中，基板210包括元素半导体，此元素半导体包括晶体、多晶体及/或非晶态结构的硅或锗。在一些其他实施例中，基板210包括化合物半导体，此化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟。在一些替代性实施例中，基板210包括合金半导体，此合金半导体包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；任何其他适合材料；及/或上述各者的组合。在形成栅极结构220之后，执行离子布植制程以在基板210中形成掺杂区域。掺杂区域分别在栅极结构220的相对侧上包括源极210S及漏极210D，此源极210S与漏极210D相对于栅极结构220侧壁而对齐。在一些实施例中，离子布植制程是通过使用N型掺杂剂或P型掺杂剂的垂直离子布植制程，掺杂剂剂量范围为自约5X1012离子/cm2至约1X1014离子/cm2，及能阶范围为自约0.5keV至约10keV。在一些实施例中，栅极结构220是记忆体栅极结构，此记忆体栅极结构包括栅极绝缘层221、浮动栅极222、栅极间介电层223及控制栅极224。栅极绝缘层221在基板210上，及浮动栅极222在栅极绝缘层221上。栅极间介电层223在浮动栅极222上，及控制栅极224在栅极间介电层223上。具体而言，诸如电子的电荷以各种数量储存在浮动栅极222中。电荷有利地以非挥发性方式储存，以在不存在电源的情况下使得储存的电荷继续存在。储存在浮动栅极222中的电荷量表示一数值，如二元值，及经由程序(亦即写入)、读取及抹除操作而改变。此等操作经由控制栅极224的选择性偏压而执行。例如，控制栅极224利用高电压而偏压，此举改良载子的Fowler-Nordheim穿隧(Fowler-Nordheimtunneling)，自源极210S与漏极210D之间的沟道区域前往控制栅极本文档来自技高网...

【技术保护点】
一种用于制造一半导体结构的方法，其特征在于，该方法包含：形成一栅极结构于一基板上；形成一衬里层以覆盖该栅极结构及该基板；形成一间隔物层于该衬里层上；连续提供一蚀刻气体以移除该间隔物层的一部分，及该蚀刻气体具有一第一压力；以及将该基板维持在一第二压力下，该第二压力大于该第一压力。

【技术特征摘要】
2015.11.30 US 62/261,206;2016.04.20 US 15/134,2621.一种用于制造一半导体结构的方法，其特征在于，该方法包含：形成一栅极结构于一基板上；形成一衬里层以覆盖该栅极结构及该基板；形成一间隔物层于该衬里层上；连续提供一蚀刻气体以移除该间隔物层的一部分，及该蚀刻气体具有一第一压力；以及将该基板维持在一第二压力下，该第二压力大于该第一压力。2.如权利要求1所述的方法，其特征在于，通过排出该蚀刻气体及该蚀刻气体的一副产物将该基板维持于该第二压力。3.如权利要求1所述的方法，其特征在于，该间隔物层的该部分被移除以形成一锥形间隔物，该锥形间隔物邻近于该衬里层。4.如权利要求3所述的方法，其特征在于，该锥形间隔物的一顶部宽度小于该锥形间隔物的一底部宽度。5.如权利要求1所述的方法，其特征在于，该栅极结构包含：一栅极绝缘层；一浮动栅极位于该栅极绝缘层上；一栅极间介电层位于该浮动栅极上；以及一控制栅极位于该栅极间介电层上。6.一种...

【专利技术属性】
技术研发人员：廖耕颍，陈柏仁，陈怡傑，陈益弘，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71