一种阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的多条相互交叉以界定像素区域的栅线和数据线，以及设置在衬底基板上的多条公共电极线；还包括：设置在数据线靠近衬底基板的一侧且与公共电极线电性连接的补偿电极；在垂直于数据线延伸方向的方向上，补偿电极在衬底基板上的正投影至少覆盖位于相邻两个像素区域之间的数据线在衬底基板上的正投影。本发明专利技术实施例提供的上述阵列基板在不过分依赖于工艺制程精度的前提下，通过静电屏蔽效应，可以有效屏蔽耦合电容，降低串扰不良风险。

Array substrate, display panel and display device

The invention discloses an array substrate, display panel and display device, including: a substrate, a plurality of strips overlapping on a substrate to define a pixel area gate line and the data line, and set on a substrate to a plurality of common electrode lines; also includes: setting a substrate in the near side the data line and the common electrode line electrically connected electrode; in the direction perpendicular to the data line direction, projection compensation electrode on a substrate to cover at least the projection data line is between two adjacent pixel regions in the substrate on the board. The array substrate provided by the embodiment of the invention can effectively shield the coupling capacitance and reduce the bad risk of crosstalk through the electrostatic shielding effect when the array substrate is not too dependent on the accuracy of the process process.

【技术实现步骤摘要】
一种阵列基板、显示面板及显示装置
本专利技术涉及显示
，尤指一种阵列基板、显示面板及显示装置。
技术介绍
在显示
，平板显示装置，如液晶显示器(LiquidCrystalDisplay，LCD)和有机电致发光显示器(OrganicLightEmittingDisplay，OLED)因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示
占据重要的地位。显示装置至少包括设置有像素阵列的阵列基板，一般地，阵列基板设置有栅线、数据线、公共电极线，以及位于像素区域的像素电极、公共电极等。以传统超高级超维场开关(HighAdvancedSuperDimensionSwitch，HADS)模式的液晶显示器为例，如图1a和图1b所示，在阵列基板的制作工艺中，阵列基板的所有区域(包括显示区域和包围该显示区域的周边区域)会覆盖一层透明电极，为了产生稳定的水平电场，一般设计情况下，仅对在显示区域内位于像素电极02上方的透明电极进行slit处理，作为公共电极01(虚线标注处)；对保留在数据线03(dataline)上方区域的透明电极不进行slit处理，作为无slit设计的屏蔽电极04(虚线标注处)，该屏蔽电极04因具有稳定的公共电压(Vcom)而对耦合电容(Cpd)起到一定的屏蔽作用，但此区域无稳定水平电场来控制液晶旋转，不能正常显示，需以彩膜基板侧的遮光层(Blackmatrix，BM)遮挡，换言之，为了保证像素的开口率，屏蔽电极04的宽度不会太宽。但实际上，屏蔽电极04越宽，有稳定的公共电压供给的屏蔽电极04与其下方的像素电极02和dataline03均有较大的交叠面积，产生的屏蔽电容越强，可以有效屏蔽像素电极02和dataline03之间因相互耦合产生的耦合电容，从而改善因耦合电容过大导致的串扰(crosstalk)不良。反之，屏蔽电极04越窄，屏蔽电极04对像素电极02和dataline03之间的耦合作用屏蔽效果越差，加上工艺方面对位误差的影响，极易发生严重的crosstalk不良。随着显示技术的发展，显示产品的分辨率(PPI)越来越高，屏蔽电极04的宽度也越来越窄，仅靠控制制程精度已经难以有效改善因像素电极02和dataline03耦合产生的crosstalk不良。图1b中的05为衬底基板，06为绝缘层，07为钝化层。因此，如何改善因像素电极和dataline耦合产生的crosstalk不良，是本领域技术人员亟待解决的技术问题。
技术实现思路
有鉴于此，本专利技术实施例提供一种阵列基板、显示面板及显示装置，可以有效屏蔽耦合电容，降低串扰不良风险。因此，本专利技术实施例提供了一种阵列基板，包括：衬底基板，设置在所述衬底基板上的多条相互交叉以界定像素区域的栅线和数据线，以及设置在所述衬底基板上的多条公共电极线；还包括：设置在所述数据线靠近所述衬底基板的一侧且与所述公共电极线电性连接的补偿电极；在垂直于所述数据线延伸方向的方向上，所述补偿电极在衬底基板上的正投影至少覆盖位于相邻两个所述像素区域之间的所述数据线在衬底基板上的正投影。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，还包括：设置在所述数据线远离所述衬底基板的一侧且与所述公共电极线电性连接的屏蔽电极；在垂直于所述数据线延伸方向的方向上，所述补偿电极在衬底基板上的正投影至少覆盖所述屏蔽电极在衬底基板上的正投影。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，还包括：设置在各所述像素区域内且位于所述补偿电极和屏蔽电极之间的第一透明电极；所述补偿电极在衬底基板上的正投影与所述第一透明电极在衬底基板上的正投影具有交叠区域。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述补偿电极在衬底基板上的正投影与相邻两个所述第一透明电极在衬底基板上的正投影均具有交叠区域。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述补偿电极的宽度为12μm至16μm。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述补偿电极位于所述公共电极线靠近所述衬底基板的一侧；或，所述补偿电极位于所述公共电极线远离所述衬底基板的一侧。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，还包括：与所述屏蔽电极同层设置且与所述第一透明电极相互绝缘的第二透明电极。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述第一透明电极为公共电极，所述第二透明电极为像素电极；或，所述第一透明电极为像素电极，所述第二透明电极为公共电极。本专利技术实施例还提供了一种显示面板，包括本专利技术实施例提供的上述阵列基板。本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述显示面板。本专利技术实施例的有益效果包括：本专利技术实施例提供的一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的多条相互交叉以界定像素区域的栅线和数据线，以及设置在衬底基板上的多条公共电极线；还包括：设置在数据线靠近衬底基板的一侧且与公共电极线电性连接的补偿电极；在垂直于数据线延伸方向的方向上，补偿电极在衬底基板上的正投影至少覆盖位于相邻两个像素区域之间的数据线在衬底基板上的正投影。本专利技术实施例提供的上述阵列基板在不过分依赖于工艺制程精度的前提下，通过静电屏蔽效应，可以有效屏蔽耦合电容，降低串扰不良风险。附图说明图1a为现有技术中阵列基板的俯视图；图1b为图1a沿A-A’方向的剖面结构示意图；图2a为本专利技术实施例提供的阵列基板的俯视图；图2b为图2a沿B-B’方向的剖面结构示意图；图3为本专利技术实施例提供的阵列基板的等效电容示意图。具体实施方式下面结合附图，对本专利技术实施例提供的阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。其中，附图中各膜层的厚度和形状不反映阵列基板的真实比例，目的只是示意说明本
技术实现思路
。本专利技术实施例提供了一种阵列基板，如图2a和图2b所示，包括：衬底基板1，设置在衬底基板1上的多条相互交叉以界定像素区域的栅线2和数据线3，以及设置在衬底基板1上的多条公共电极线4；还包括：设置在数据线3靠近衬底基板1一侧且与公共电极线4电性连接的补偿电极5(即补偿电极的输入信号为稳定的公共电极信号Vcom)；在垂直于数据线3延伸方向的方向上，补偿电极5在衬底基板1上的正投影至少覆盖位于相邻两个像素区域之间的数据线3在衬底基板1上的正投影。需要说明的是，图2a中示出了补偿电极5与公共电极线4直接电性连接，当然，补偿电极和公共电极线之间的连接方式也可以是其它方式，如可以通过过孔电性连接，或可以通过信号走线电性连接。对于补偿电极和公共电极线之间的连接方式可以根据情况而定，在此不做限定。另外，需要说明的是，“在垂直于数据线3延伸方向的方向上，补偿电极5在衬底基板1上的正投影至少覆盖位于相邻两个像素区域之间的数据线3在衬底基板1上的正投影”，可以理解为补偿电极5在衬底基板1上的正投影仅需满足在其宽度方向上覆盖数据线3在衬底基板1上的正投影即可，在其余方向上(如数据线延伸方向)无需满足，在此不做限定。在本专利技术实施例提供的上述阵列基板，包括：衬底基板，设置在衬底基板上的多条相互交叉以界定像素区域的栅线和数据线，以及设置在衬底基板上的多条公共电极线；本文档来自技高网...

【技术保护点】
一种阵列基板，包括：衬底基板，设置在所述衬底基板上的多条相互交叉以界定像素区域的栅线和数据线，以及设置在所述衬底基板上的多条公共电极线；其特征在于，还包括：设置在所述数据线靠近所述衬底基板的一侧且与所述公共电极线电性连接的补偿电极；在垂直于所述数据线延伸方向的方向上，所述补偿电极在衬底基板上的正投影至少覆盖位于相邻两个所述像素区域之间的所述数据线在衬底基板上的正投影。

【技术特征摘要】
2016.10.14 CN 20161089963971.一种阵列基板，包括：衬底基板，设置在所述衬底基板上的多条相互交叉以界定像素区域的栅线和数据线，以及设置在所述衬底基板上的多条公共电极线；其特征在于，还包括：设置在所述数据线靠近所述衬底基板的一侧且与所述公共电极线电性连接的补偿电极；在垂直于所述数据线延伸方向的方向上，所述补偿电极在衬底基板上的正投影至少覆盖位于相邻两个所述像素区域之间的所述数据线在衬底基板上的正投影。2.如权利要求1所述的阵列基板，其特征在于，还包括：设置在所述数据线远离所述衬底基板的一侧且与所述公共电极线电性连接的屏蔽电极；在垂直于所述数据线延伸方向的方向上，所述补偿电极在衬底基板上的正投影至少覆盖所述屏蔽电极在衬底基板上的正投影。3.如权利要求2所述的阵列基板，其特征在于，还包括：设置在各所述像素区域内且位于所述补偿电极和屏蔽电极之间的第一透明电极；所述补偿电极在衬底基板上的...

【专利技术属性】
技术研发人员：廖力勍，李红敏，宋萍，薛伟，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34