多层布线板及其制造方法技术

提供了一种多层布线板及其制造方法，能够抑制电阻值的变化。根据本发明专利技术的方法是用于制造多层布线板的方法。所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的电阻分布；根据所述电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，其中所述保护膜的图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜。采用本申请提供的方法，能够抑制电阻值的平面内变化。

Multilayer wiring board and manufacturing method thereof

A multilayer wiring board and a manufacturing method thereof are provided that can suppress variations in resistance values. The method according to the invention is a method for manufacturing a multilayer wiring board. The method includes: forming a thin film resistor; resistance distribution measurement of the thin film resistor; resistor width adjustment calculation according to the plurality of resistors, the resistance distribution rate; protective film formed over the thin film resistor pattern, wherein the protective film pattern is based on the resistor width adjustment rate the pattern width at a position above the thin film resistor; exposed from the protective film forming a plating film pattern; the thin film resistor in locations exposed from the plating and the protective film is etched to pattern the thin film resistor. The in-plane variation of the resistance value can be suppressed by the method provided by the present application.

【技术实现步骤摘要】
多层布线板及其制造方法
本专利技术涉及一种多层布线板及其制造方法。
技术介绍
探针卡(probecard)用于测试半导体器件等。例如，设置到探针卡上的多个探针与半导体器件的电极(焊盘)接触，从而将来自测试器等的电力供应至半导体器件。日本未审查专利申请公开号2010-151497公开了一种包括多层布线板的探针卡。在日本未审查专利申请公开号2010-151497中公开的探针卡包括陶瓷基板以及还包括多个供电路径。在该陶瓷基板中，包括加热元件的第一层和包括导电路径的第二层被层叠。在这样的探针卡中，具有预定电阻值的电阻器可以用于阻抗匹配等。当电阻器形成至用于探针卡的多层布线板时，存在将电阻值的平面内变化减小至小于或等于标准值的电阻值的需求。然而，存在的问题是，电阻值的变化可能无法满足标准值。
技术实现思路
鉴于上述的问题而提出本专利技术，并且本专利技术的一个目的在于提供一种能够抑制电阻值变化的多层布线板及该多层布线板的制造方法。本专利技术的一个方案提供一种多层布线板的制造方法，所述多层布线板包括多个布线层和形成在最顶端布线层上的多个电阻器。所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的电阻分布；根据所述电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，其中所述保护膜的所述图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；以及蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜。在上述的方法中，在形成所述电镀膜的图案的过程中，可以在所述保护膜和所述电阻器薄膜上方形成抗蚀剂图案，以及可以在所述抗蚀剂图案的开口中形成所述电镀膜。在上述的方法中，位于所述保护膜正下方(immediatelyunder)的所述电阻器薄膜可以具有根据所述电阻器薄膜的片电阻分布的所述图案宽度。在上述的方法中，所述电阻器宽度调整率可以调整所述电阻器薄膜的图案宽度，以抵消由于所述电阻器薄膜的膜厚分布导致的片电阻值变化。在上述的方法中，其中所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘可以几乎匹配。在上述的方法中，在形成所述保护膜的图案的过程中，在电阻器薄膜上形成待成为所述保护膜的光聚合物膜，并且通过直接写入(directwriting)曝光所述光聚合物膜。本专利技术的一个方案提供一种多层布线板，包括多个布线层和形成在最顶端布线层上的多个电阻器。所述多层布线板包括：电阻器薄膜的图案；保护膜，布置在所述电阻器薄膜的图案上；以及电镀膜，布置在所述电阻器薄膜上未形成所述保护膜的位置处。位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布的图案宽度。在上述的多层布线板中，所述电阻器薄膜可以被形成为具有所述图案宽度，以抵消由于所述电阻器薄膜的膜厚分布导致的片电阻值变化。在上述的多层布线板中，所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘几乎可以匹配。如上所述，根据本专利技术，可以提供一种能够抑制电阻值变化的多层布线板的制造方法及探针卡。本专利技术的上述和其他目的、特征和优点将从下文给出的详细说明和附图中变得更加容易理解，以下详细说明和附图仅是以示意性方式给出，因此不应被视为限制本专利技术。附图说明图1示出使用探针卡的测试装置的示例；图2是示意性示出设置在探针卡最顶层上的电阻器的平面图；图3是示意性示出电阻器的配置的平面图；图4是示意性示出电阻器的配置的横截面图；图5是示意性示出电阻器的配置的横截面图；图6是示出多层布线板的制造工艺的工艺步骤截面图；图7是示出多层布线板的制造工艺的工艺步骤截面图；图8是示出多层布线板的制造工艺的工艺步骤截面图；图9是示出多层布线板的制造工艺的工艺步骤截面图；以及图10是示出多层布线板的制造工艺的工艺步骤截面图。具体实施方式在下文中，将参照附图对本专利技术的实施例进行说明。以下说明示出了本专利技术的优选实施例，然而本专利技术的范围不限于以下实施例。在以下说明中，用相同的附图标记表示的部件实质上表示相同的部件。图1示出根据本实施例的使用探针卡的测试装置的配置。应当注意，在以下说明中，使用XYZ轴的笛卡尔坐标系(Cartesiancoordinatesystem)。在图1中，上下方向(垂直方向)被称为Z方向，左右方向被称为X方向，而前后方向被称为Y方向。然而，这些方向依据布置有多个触头的探针基板的姿态和探针卡的状态而不同。因此，探针卡可以在被连附至测试装置的状态下被使用，而不管上下方向实际上可以是垂直方向、上下颠倒、对角方向还是其它方向。参见图1，以圆板状半导电晶片12作为被测器件，测试装置10测试或检查在晶片12中形成的多个集成电路一次或多次。每个集成电路可具有位于上表面上的多个电极(未示出)，例如焊盘电极。测试装置10包括：探针卡16、测试头20、卡固持件(cardholder)22、卡控制部24、基台控制部26以及测试器控制部28。探针卡16是设置有多个触头14的板状电连接装置。测试头20电连接到探针卡16。晶片12布置在检验基台18上。卡固持件22的外边缘部容纳探针卡16从而支撑探针卡16。卡控制部24控制卡固持件22相对于检验基台18的高度或倾斜度。基台控制部26控制检验基台18相对于卡固持件22的位置。测试器控制部28控制测试头20以发出和接收至触头14的测试信号(即，待反馈到集成电路进行测试的反馈信号以及例如对于来自集成电路的反馈信号的应答信号之类的电信号)。如图1所示，每个触头14可以使用曲柄形板状探针。例如，可以使用如日本未审查专利申请公开号2005-201844中所述的触头14。然而，每个触头14可以是此前公知的，例如由薄金属线(例如钨线)制成的探针、通过使用光刻技术和沉积技术制成的板状探针、具有形成在电绝缘片(例如聚酰亚胺)的一面上的多个布线且一部分布线用作触头的探针等。探针卡16包括：加强部件34，具有平坦的底面；圆形平板状布线板36，被支撑在加强部件34的底面上；平板状电连接器38，布置在布线板36的底面上；探针基板40，布置在电连接器38的底面上；以及圆盖42，布置在加强部件34上。这些部件(34到42)可以通过多个螺栓被可分离地且牢固地组装。加强部件34可以由金属材料(例如不锈钢板)制成。例如，如日本未审查专利申请公开号2008-145238中所述，加强部件34可具有内环形部、外环形部、用于使两个环形部结合的多个连接部、从外环形部分径向向外延伸的多个延伸部以及整体延长到内环形部的内部的中心框架部，并且可以被配置为使得这些部件之间的间隙可以用作朝上和朝下的空间开口。另外，例如，如日本未审查专利申请公开号2008-145238中所述，可以布置环形热变形控制部件，该环形热变形控制部件用于控制位于加强部件34上侧上的加强部件34的热变形，并且可以布置位于热变形控制部件上的盖42。作为示例，布线板36可以由电绝缘树脂(例如形状类似盘状的含玻璃环氧树脂)制成，具有用于待将测试信号传送到触头14的多个导电路径，即内部布线(未示出)。在布线板36上侧的环形边缘部中，可以有待连接到测试头20的多个连接器44。每个连接器44可具有电连接到内部布线的多个端子(未示出)。加强部件34和布线板36可以本文档来自技高网...

【技术保护点】
一种多层布线板的制造方法，所述多层布线板包括多个布线层和形成在最顶端布线层上的多个电阻器，所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的片电阻分布；根据所述片电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，所述保护膜的图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；以及蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜；其中位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布而进行调整的图案宽度；其中所述电阻器宽度调整率调整所述电阻器薄膜的图案宽度，以抵消由于所述电阻器薄膜的膜厚分布不同导致的片电阻值变化。

【技术特征摘要】
2012.11.20 JP 2012-2543371.一种多层布线板的制造方法，所述多层布线板包括多个布线层和形成在最顶端布线层上的多个电阻器，所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的片电阻分布；根据所述片电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，所述保护膜的图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；以及蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜；其中位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布而进行调整的图案宽度；其中所述电阻器宽度调整率调整所述电阻器薄膜的图案宽度，以抵消由于所述电阻器薄膜的膜厚分布不同导致的片电阻值变化。2.根据权利要求1所述的方法，其中在形成所述电镀膜的图案的过程中，在所述保护膜...

【专利技术属性】
技术研发人员：深见美行，大森利则，三国胜志，今法香，
申请(专利权)人：日本麦可罗尼克斯股份有限公司，
类型：发明
国别省市：日本,JP