一种测试焊盘的形成方法及阵列基板技术

本发明专利技术公开了一种测试焊盘的形成方法及阵列基板，通过在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。即本发明专利技术通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。

Method for forming test pad and array substrate

The invention discloses a test pad forming method and array substrate, by forming a plurality of spaced test pads arranged on the array substrate; a plurality of test pads connected to each of the test pads to charge share; will link together a plurality of test the pad is disconnected, to make electrical isolation. The invention is based in the manufacturing process of each test pad is conducted, before needing to input different signal to each test pad all Unicom together, then cut off before the test, you can play in the test before the accumulated charge equally to each testing pad, so that the risk sharing effect; its structure is simplified, and can effectively prevent electrostatic damage.

【技术实现步骤摘要】
一种测试焊盘的形成方法及阵列基板
本专利技术涉及显示器制造
，特别涉及一种测试焊盘的形成方法及阵列基板。
技术介绍
随着LTPS(LowTemperaturePoly-silicon，低温多晶硅技术)面板的逐渐普及，阵列电路设计也越来越精细化，小尺寸面板PPI(PixelsPerInch，所表示的是每英寸所拥有的像素数目)也逐渐增加，而在阵列电路的制作精细化过程中，静电击伤的风险也逐渐则高达，ESD(Electro-Staticdischarge，静电释放)防护也越来越重要。在实践中，专利技术人发现现有技术至少存在以下问题：在形成TESTPAD(测试焊盘)后，PV(PassivationLayer,钝化层)的成膜和蚀刻过程中会出现ESD现象。传统防护方式是：加入ESD防护电路，对TESTPAD区域积累的电荷释放入VGL&VGH，从而起到防护ESD的作用。然而，传统设计中容易产生静电击伤的问题。故，有必要提出一种新的技术方案，以解决上述技术问题。
技术实现思路
本专利技术的目的在于提供一种测试焊盘的形成方法及阵列基板，其通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。为解决上述问题，本专利技术的技术方案如下：本专利技术实施例提供了一种测试焊盘的形成方法，包括：在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。进一步的，在所述的测试焊盘的形成方法中，将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊的步骤，包括：形成一连接条，所述连接条用于将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊。进一步的，在所述的测试焊盘的形成方法中，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：将位于所述测试焊盘与所述测试焊盘之间的所述连接条断开，以使与每个所述测试焊盘接触的连接条间隔设置。进一步的，在所述的测试焊盘的形成方法中，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：将每一所述测试焊盘分割成间隔设置的二段。进一步的，在所述的测试焊盘的形成方法中，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成掺锡氧化铟ITO，利用所述ITO将多个所述测试焊盘连接起来。进一步的，在所述的测试焊盘的形成方法中，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成铟锌氧化物IZO，利用所述IZO将多个所述测试焊盘连接起来。进一步的，在所述的测试焊盘的形成方法中，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：在所述阵列基板的源极/漏极成膜过程中，在所述测试焊盘一侧形成一金属线，利用所述金属线将多个所述测试焊盘连接起来。进一步的，在所述的测试焊盘的形成方法中，在阵列基板上形成多个间隔设置的测试焊盘的步骤，包括：在阵列基板的上下侧边或者阵列基板的四周均形成多个间隔设置的测试焊盘。本专利技术实施例还提供了一种阵列基板，包括：多个测试焊盘，设置在阵列基板上，所述多个测试焊盘间隔设置；多段连接条，其分别与对应的所述测试焊盘接触，所述多段连接条间隔设置。本专利技术实施例还提供了一种阵列基板，包括：第一排测试焊盘，包括多个间隔设置的第一测试焊盘，所述第一排测试焊盘设置在阵列基板的侧边；第二排测试焊盘，包括多个间隔设置的第二测试焊盘，所述第二测试焊盘与所述第一测试焊盘一一对应设置，所述第一排测试焊盘与所述第二排测试焊盘间隔设置；一连接条，位于所述第一排测试焊盘的一侧，用于将所述第一排测试焊盘的多个所述测试焊盘连接起来。相对现有技术，本专利技术实施例提供的测试焊盘的形成方法及阵列基板，通过在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。即本专利技术实施例通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。为让本专利技术的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。【附图说明】图1为本专利技术实施例提供的测试焊盘的形成方法的实现流程示意图。图2为本专利技术实施例提供的测试焊盘导通的结构示意图。图3为本专利技术实施例提供的上/下侧边均形成多个间隔设置的测试焊盘的结构示意图。图4为本专利技术实施例提供的四周均形成多个间隔设置的测试焊盘的结构示意图。图5为本专利技术实施例提供的连接条断开的一结构示意图。图6为本专利技术实施例提供的测试焊盘导通的另一结构示意图。图7为本专利技术实施例提供的连接条断开的另一结构示意图。图8为本专利技术实施例提供的测试焊盘断开的一结构示意图。【具体实施方式】本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”，除非另外指定或从上下文清楚导向单数形式。实施例一请参阅图1，为本专利技术实施例提供的测试焊盘的形成方法的实现流程示意图。所述测试焊盘的形成方法，包括：在步骤S101中，在阵列基板上形成多个间隔设置的测试焊盘；在一些实施例中，对于手机的显示面板来说，在阵列基板的侧边形成多个间隔设置的测试焊盘。例如，在阵列基板的上/下侧边均形成多个间隔设置的测试焊盘，如图3所示。在一些实施例中，对于液晶显示面板来说，那么在阵列基板的四周均形成多个间隔设置的测试焊盘，如图4所示。在步骤S102中，将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；在本专利技术实施例中，步骤S102，具体包括：形成一连接条，所述连接条用于将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊。作为本专利技术一实施例，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，具体包括：在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成ITO(IndiumTinOxide，掺锡氧化铟)，利用所述ITO将多个所述测试焊盘连接起来，如图2所示。即，在ITO成膜过程中，将TESTPAD(测试焊盘)全部采用ITO连接起来。从而做到在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起。作为本专利技术另一实施例，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，具体包括：在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成IZO铟锌氧化物，利用所述IZO将多个所述测试焊盘连接起来。即，在形成所述阵列基板的像素电极层过程中，采用IZO成膜，将TESTPAD(测试焊盘)全部采用IZO连接起来。从而做到在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一本文档来自技高网...

【技术保护点】
一种测试焊盘的形成方法，其特征在于，包括：在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。

【技术特征摘要】
1.一种测试焊盘的形成方法，其特征在于，包括：在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。2.根据权利要求1所述的测试焊盘的形成方法，其特征在于，将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊的步骤，包括：形成一连接条，所述连接条用于将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊。3.根据权利要求2所述的测试焊盘的形成方法，其特征在于，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：将位于所述测试焊盘与所述测试焊盘之间的所述连接条断开，以使与每个所述测试焊盘接触的连接条间隔设置。4.根据权利要求1或2所述的测试焊盘的形成方法，其特征在于，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：将每一所述测试焊盘分割成间隔设置的二段。5.根据权利要求2所述的测试焊盘的形成方法，其特征在于，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成掺锡氧化铟ITO，利用所述ITO将多个所述测试焊盘连接起来。6.根据权利要求2所述的测试焊盘的形成方法，其特征在于，形成一连接条，...

【专利技术属性】
技术研发人员：李安石，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42