具有用于垂直纳米线实现的紧凑串联连接的阵列制造技术

一种集成电路设计工具包括功能单元库。单元库中的实体包括单元的规格。单元库的实体包括计算机可执行语言的特定单元的规格。单元库中的至少一个实体包括具有多个晶体管和互连件的单元的规格。多个晶体管中的至少两个晶体管至少经由该互连件串联。晶体管和互连件可以垂直定向以支持垂直电流相对于衬底通过垂直通道。

Compact series connected array with vertical nanowire implementation

An integrated circuit design tool includes a function unit library. The entities in the cell library include the unit specifications. The entity of a cell library includes the specification of a particular unit of a computer executable language. At least one entity in the cell library includes a cell having a plurality of transistors and interconnections. At least two transistors in a plurality of transistors are connected in series through at least one of the plurality of transistors. Transistors and interconnects can be vertically oriented to support the vertical current relative to the substrate through the vertical channel.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路器件、用于集成电路器件的单元库、单元架构和电子设计自动化工具。
技术介绍
在集成电路的设计中，通常使用标准的功能单元库。设计由单元库中的实体指定的功能单元的处理可以是密集的，通过调整单元的部件的材料、几何形状和大小来实现变量(诸如单元的大小、单元的驱动功率、单元的速度等)之间的折中。设计单元库中指定的单元的过程通常是劳动密集型处理，要求高技能的设计者手动设计并改善功能单元的设计。finFET的开发为设计者提供了一些附加的灵活性，它们可应用于特定功能单元的变形的有效设计。因此，一些功能库基于FinFET。可以在具有栅格结构的块结构中实施FinFET，其中鳍在衬底上的第一方向上并行布置(其具有窄间隙)，并且栅极在与鳍相交的垂直方向上布置。使用互补n沟道和p沟道晶体管的集合来形成各个功能单元，它们的源极、漏极和沟道位于鳍中。可以通过增加或减少用于给定晶体管的并行用作沟道结构的相同鳍的数量来调整利用FinFET的功能单元中的各个晶体管的驱动功率和其他特性。这在单元库的开发中提供了设计的一些粒度。然而，许多电路参数可以得益于电路结构的更精细调整。为了细调finFET型电路，可以要求鳍或其他结构的复杂的再配置。期望提供一种适用于功能单元库的功能单元的实施的功能单元设计架构，其可以提供用于电路参数的更精细变化同时减少了所要求的设计时间和设计工作。
技术实现思路
描述了一种单元架构以及利用该单元架构的集成电路设计工具。功能单元库可以具有用于多个功能单元的实体。实体包括计算机可读描述语言的特定单元的规格，其应用包括使用纳米线实施的晶体管和互连件的单元架构。因此，单元库中的至少一个实体可以包括具有第一晶体管和第二晶体管的单元的规格。第一晶体管可以包括被并行布置以形成沟道结构的纳米线的第一集合、以及设置为与纳米线的第一集合相交的栅极导体。第二晶体管可以包括被并行布置以形成沟道结构的纳米线的第二集合、以及设置为与纳米线的第一集合相交的栅极导体。第一集合中的纳米线的数量可以不同于第二集合中的纳米线的数量，使得各个晶体管的驱动功率可以以细粒度来设置。利用这种粒度来描述单元库，其可以包括实施普通电路(诸如NAND门或其他普通逻辑单元)的功能单元的集合。功能单元的集合中的单元可以在用于实施普通电路中的特定晶体管的并行纳米线的数量方面不同。此外，功能单元的集合中的单元可以在用于实施普通电路中的特定互连件的并行纳米线的数量方面不同。并行纳米线的数量的这种变化可以提供晶体管的驱动功率或其他特性的细梯度，以及相应地提供用于功能单元的不同性能特性。纳米线可用作单元库元件的构造中的互连元件。此外，水平N+岛状件用于本公开所描述的垂直纳米线器件之间的互连件的目的。描述了一种集成电路，其可以使用本文描述的单元库来制造。该技术的一个方面是一种计算机系统，其适用于处理电路设计的计算机实施表示，包括处理器和耦合至处理器的存储器。存储器存储指定电路的物理实施的结构特征的处理器可读参数。该电路包括多个纳米线晶体管以及纳米线互连件。多个纳米线晶体管中的至少两个纳米线晶体管至少经由纳米线互连件电串联。在一些实施例中，所述至少两个晶体管相对于衬底垂直定向。一些实施例进一步包括：导体，电连接所述至少两个晶体管中的第一晶体管的源极端和所述至少两个晶体管的第二晶体管的漏极端。在一些实施例中，所述第一晶体管和所述第二晶体管是相同导电类型。在一些实施例中，纳米线互连件具有与所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管相反的导电类型。在一些实施例中，所述至少两个纳米线晶体管包括均为n型晶体管的第一垂直纳米线晶体管和第二垂直纳米线晶体管，并且所述纳米线互连件是第一垂直纳米线，第一垂直纳米线电连接第一垂直纳米线晶体管的第一漏极和第二垂直纳米线晶体管的第一源极。该技术的另一方面是一种如本文所描述的计算机程序产品。该技术的又一方面是一种计算机程序产品，包括存储设备，其上存储有单元的机器可读规格，单元的规格包括指定电路的物理实施的结构特征的计算机可读参数。该电路包括电路单元的阵列，电路单元包括多个纳米线晶体管和垂直纳米线互连件。多个纳米线晶体管包括第一垂直纳米线晶体管和第二垂直纳米线晶体管。第一垂直纳米线晶体管包括处于第一中间高度的第一栅极，在处于第一源极高度的第一源极与处于第一漏极高度的第一漏极之间。第二垂直纳米线晶体管包括处于第二中间高度的第二栅极，在处于第二源极高度的第二源极与处于第二漏极高度的第二漏极之间。垂直纳米线互连件穿过第一垂直纳米线晶体管的第一中间高度，并且穿过第二垂直纳米线晶体管的第二中间高度，以串联地电耦合第一垂直纳米线晶体管和第二垂直纳米线晶体管。在一些实施例中，所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管是相同导电类型。在一些实施例中，垂直纳米线互连件具有与所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管相反的导电类型。在一些实施例中，所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管是n型晶体管，并且所述第一垂直纳米线电连接第一垂直纳米线晶体管的第一漏极与第二垂直纳米线晶体管的第一源极。在一些实施例中，所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管是相同导电类型，并且该电路还包括第三垂直纳米线晶体管和第四垂直纳米线晶体管、以及第一导体和第二导体。第三垂直纳米线晶体管和第四垂直纳米线晶体管具有与所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管相反的导电类型。第一导体电连接第一垂直纳米线的第一栅极与第三垂直纳米线晶体管的第三栅极。第二导体电连接第二垂直纳米线晶体管的第二栅极与第四垂直纳米线晶体管的第四栅极。第一导体和第二导体是NAND门的不同电输入。如本文所描述的，该技术的又一方面是一种计算机系统，其适用于处理电路设计的计算机实施表示。本技术的其他方面和优势可以研究以下的附图、详细描述和权利要求书来看出。附图说明图1A和图1B示出了用于两输入NAND门的示意性符号和晶体管级示意图。图2是示出利用使用垂直纳米线的纳米线器件和纳米线互连件实施的两输入NAND门的顶视图的简化布局图。图2A是可应用于图2至图5的图解。图3是示出沿着X-X’截取的图2中的两输入NAND门的截面图的布局图。图4是示出沿着Y-Y’截取的图2中的两输入NAND门的截面图的布局图。图5是示出沿着Z-Z’截取的图2中的两输入NAND门的截面图的布局图。图6是示出利用水平和垂直纳米线实施的两输入NAND门的顶视图的简化布局图。图6A是可应用于图6至图9的图解。图7是示出沿着X-X’截取的图6中的两输入NAND门的截面图的布局图。图8是示出沿着Y-Y’截取的图6中的两输入NAND门的截面图的布局图。图9是示出沿着Z-Z’截取的图6中的两输入NAND门的截面图的布局图。图10是示出利用垂直纳米线、垂直纳米线互连件和水平n+岛状互连件实施的两输入NAND门的顶视图的简化布局图。图10A是可应用于图10至图15的图解。图11是示出沿着Z-Z’截取的图10中的两输入NANG门的截面图的布局图。图12是示出具有M0和M1互连件的图10的两输入NANG门的顶视图的布局图。图13是示出沿着X-X’截取的具有n+岛状互连件的图12中的两输入NAND门N-器件的截面图的布本文档来自技高网...

【技术保护点】
一种计算机系统，适用于处理电路设计的计算机实施表示，包括：处理器和耦合至所述处理器的存储器，所述存储器存储指定电路的物理实施的结构特征的处理器可读参数，所述电路包括：多个纳米线晶体管；以及纳米线互连件，其中所述多个纳米线晶体管中的至少两个纳米线晶体管经由至少所述纳米线互连件电串联。

【技术特征摘要】
【国外来华专利技术】2014.08.26 US 62/041,854;2014.09.23 US 62/054,227;1.一种计算机系统，适用于处理电路设计的计算机实施表示，包括：处理器和耦合至所述处理器的存储器，所述存储器存储指定电路的物理实施的结构特征的处理器可读参数，所述电路包括：多个纳米线晶体管；以及纳米线互连件，其中所述多个纳米线晶体管中的至少两个纳米线晶体管经由至少所述纳米线互连件电串联。2.根据权利要求1所述的计算机系统，其中所述至少两个晶体管相对于衬底垂直定向，并且进一步包括：导体，电连接所述至少两个晶体管中的第一晶体管的源极端和所述至少两个晶体管中的第二晶体管的漏极端。3.根据权利要求2所述的计算机系统，其中所述第一晶体管和所述第二晶体管是相同导电类型。4.根据权利要求1所述的计算机系统，其中所述纳米线互连件具有与所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管相反的导电类型。5.根据权利要求1所述的计算机系统，其中所述至少两个纳米线晶体管包括均为n型晶体管的第一垂直纳米线晶体管和第二垂直纳米线晶体管，并且所述纳米线互连件是第一垂直纳米线，所述第一垂直纳米线电连接所述第一垂直纳米线晶体管的第一漏极和所述第二垂直纳米线晶体管的第一源极。6.一种计算机程序产品，包括：存储设备，其上存储有单元的计算机可读规格，所述单元的规格包括指定电路的物理实施的结构特征的计算机可读参数，所述电路包括：多个纳米线晶体管；以及纳米线互连件，其中所述多个纳米线晶体管中的至少两个纳米线晶体管经由至少所述纳米线互连件电串联。7.根据权利要求6所述的计算机程序产品，其中所述至少两个晶体管相对于衬底垂直定向，并且进一步包括：导体，电连接所述至少两个纳米线晶体管中的第一晶体管的源极端和所述至少两个纳米线晶体管中的第二纳米线晶体管的漏极端。8.根据权利要求7所述的计算机程序产品，其中所述第一晶体管和所述第二晶体管是相同导电类型。9.根据权利要求6所述的计算机程序产品，其中所述纳米线互连件具有与所述第一垂直纳米线晶体管和所述第二垂直纳米线晶体管相反的导电类型。10.根据权利要求6所述的计算机程序产品，其中所述至少两个纳米线晶体管包括均为n型晶体管的第一垂直纳米线晶体管和第二垂直纳米线晶体管，并且所述纳米线互连件是第一垂直纳米线，所述第一垂直纳米线电连接所述第一垂直纳米线晶体管的第一漏极和所述第二垂直纳米线晶体管的第一源极。11.一种计算机程序产品，包括：存储设备，其上存储有单元的机器可读规格，所述单元的规格包括指定电路的物理实施的结构特征的计算机可读参数，所述电路包括：电路单元的阵列，所述电路单元包括多个纳米线晶体管和垂直纳米线互连件，其中所述多个纳米线晶体管包括：第一垂直纳米线晶体管，包括处于第一中间高度的第一栅极，在处于第一源极高度的第一源极与处于第一漏极高度的第一漏极之间；第二垂直纳米线晶体管，包括处于第二中间高度的第二栅极，在处于第二源极高度的第二源极与处于第二漏极高度的第二漏极之间；其中所述垂直纳米线互连件穿过所述第一垂直纳米线晶体管的所述第一中间高度，并且穿过所述第二垂直纳米线晶体管的所述第二中间高度，以串联地电耦合所述第一垂直纳米线晶...

【专利技术属性】
技术研发人员：V·莫洛兹，J·卡瓦，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：美国;US