形成纳米线阵列的方法技术

一种形成纳米线阵列的方法，包括：步骤1、在衬底上形成多个硬掩膜图形；步骤2、以所述多个硬掩膜图形为掩膜，对衬底执行刻蚀工艺，形成多个凹陷部和突出部；步骤3、执行氧化或氮化工艺，在多个凹陷部和突出部上形成氧化物的保护层；步骤4、循环多次执行步骤2和步骤3，留下的突出部形成多个纳米线；步骤5、清洗并去除多个硬掩膜图形。依照本发明专利技术的形成纳米线阵列的方法，在同一个腔室内交替进行等离子体刻蚀与氧等离子体氧化，与现有的CMOS工艺兼容并且无需额外的自限制氧化工艺，降低了成本、提高了效率。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，更具体地，涉及一种形成纳米线阵列的方法。
技术介绍
随着集成电路器件根据摩尔定律的要求持续微缩，及消费市场对更先进器件的需求，当前先进的逻辑CMOS器件技术已经达到22nm节点，并有望准时进入14/16nm节点。这对许多工艺技术提出了挑战，特别是刻蚀技术，由于它形成了器件的图形特别是有源区线条，使得集成电路的制造成为可能。其中，刻蚀形成用作源漏区和沟道区的纳米线是CMOS超大规模集成电路的关键技术。此外，使用三维堆叠“栅全围绕”(gateallaround)纳米线沟道的纳米线晶体管，具有超低静态功耗和较高的驱动电流，是集成电路22纳米技术代以下极有潜力的器件结构。此外，刻蚀形成的精细纳米线不仅可以用于新技术集成电路，而且在生物医学等方面具有广阔的应用前景。例如，纳米线晶体管传感器可以用于无标签的分子检测，如蛋白质，核酸和病毒。它相比于传统的生物检测方法，具有灵敏度更高，速度更快等优点，广受研究者的追捧。在现有的纳米线晶体管制造中，intel等公司采用外延硅/锗硅叠层，干法刻蚀，之后再选择性腐蚀掉硅层或锗硅层从而形成纳米线阵列。这个方法可以通过多个重叠分层之间的刻蚀选择性而精确控制纳米线的宽度，但缺点主要是与传统的IC制程不兼容，因为需要沉积不同的多层材料并且采用额外不同的刻蚀工艺(例如引入不同于Si刻蚀的其他刻蚀机制)。另一种方案是瑞士洛桑理工学院等采用BOSCH工艺刻蚀出纳米级糖葫芦状硅条之后利用自限制氧化形成纳米线阵列。但自限制氧化工艺一般耗时较长，影响效率。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种创新性的纳米线刻蚀方法，在图形化的硅衬底上直接通过刻蚀形成纳米线，工艺简单，效率高。实现本专利技术的上述目的，是通过提供一种形成纳米线阵列的方法，包括：步骤1、在衬底上形成多个硬掩膜图形；步骤2、以所述多个硬掩膜图形为掩膜，对衬底执行刻蚀工艺，形成多个凹陷部和突出部；步骤3、执行氧化工艺，在多个凹陷部和突出部上形成氧化物的保护层；步骤4、循环多次执行步骤2和步骤3，相邻的突出部形成多个纳米线；步骤5、清洗并去除多个硬掩膜图形。其中，步骤2中刻蚀工艺进一步包括：a1、去除顶面的保护层；a2、各向异性刻蚀形成具有垂直侧壁的沟槽；a3、各向同性刻蚀形成凹陷部和突出部。其中，纳米线的宽度小于突出部的宽度。其中，突出部的宽度小于每个硬掩膜图形的宽度。其中，步骤a1采用碳氟基刻蚀气体进行等离子干法刻蚀。其中，步骤a2采用氯基或溴基刻蚀气体进行等离子体干法刻蚀。其中，步骤a3采用氟基刻蚀气体进行等离子体干法刻蚀。其中，步骤3采用氧化性气体进行等离子体氧化工艺。其中，碳氟基刻蚀气体采用选自He、Ar或其组合的气体进行稀释。其中，步骤3采用DHF、BOE、HF等溶液进行湿法清洗。依照本专利技术的形成纳米线阵列的方法，在同一个腔室内交替进行等离子体刻蚀与氧等离子体氧化，与现有的CMOS工艺兼容并且无需额外的自限制氧化工艺，降低了成本、提高了效率。附图说明以下参照附图来详细说明本专利技术的技术方案，其中：图1至图7为依照本专利技术的形成纳米线阵列的方法各步骤的剖面示意图；以及图8为依照本专利技术的形成纳米线阵列的方法的流程图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。参照图8以及图1，在衬底1上形成硬掩模图形2。提供衬底1，其可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底优选地为体Si或者SOI。在衬底1上通过快速热氧化(RTO)、SACVD、LPCVD、PECVD、HDPCVD、旋涂、喷涂、丝网印刷、溅射、蒸发等等工艺形成硬掩膜层，其材质可以是氧化硅、氮化硅、氮氧化硅、类金刚石无定型碳(DLC)、及其组合(组合方式可以是堆叠也可以是混杂)。采用常规的旋涂、曝光、显影等方法，在硬掩模层之上形成了由光刻胶层构成的软掩模图形(未示出)。在本专利技术一个优选实施例中，采用适用于电子束光刻的精细光刻胶以便提高图形的精确度。此外，在本专利技术其他实施例中，也可以采用适用于沉浸式193nm光刻工艺、i线、g线光刻工艺的普通光刻胶在硬掩膜层上涂覆光刻胶。以软掩模图形为掩模，刻蚀硬掩模层形成硬掩模图形2。如图1所示，硬掩膜图形2为平行分布的多个纳米级线条，其宽度例如为10～500nm、优选为20～300nm、并最佳30～100nm、例如40nm。参照图8以及图2，在第一个刻蚀周期中，以硬掩膜图形2为掩膜，对衬底1执行多部刻蚀，在硬掩膜图形2下方剩余的衬底1中形成内凹的凹陷部1R以及凹陷部1R所夹持的突出部1P。刻蚀设备例如采用电容耦合等离子体(CCP)或电感耦合等离子体(ICP、TCP)腔体，具有双射频。高频功率为主要用来产生高浓度的等离子体，用于调节等离子体密度；低频系统用于增强离子能量及轰击强度，提升刻蚀方向性。射频之间是相互独立的，以免相互影响。这使得可以根据刻蚀材料和结构的具体特点进行不同的优化。如通过调节调频射频电源获得更高密度的等离子体，增加刻蚀速度。亦可调节低频射频电源获得合适的轰击强度，控制刻蚀的形貌及损伤程度。具体地，在一个刻蚀周期内部，分为以下三步子刻蚀步骤：a1、采用碳氟基刻蚀气体等离子体干法刻蚀去除结构顶表面(也即水平方向上的)氧化层。碳氟基刻蚀气体例如CF4、CHF3、等碳氟比较小的刻蚀气体，最佳为CF4。刻蚀气体采用He、Ar等气体稀释。a2、用氯素或溴基刻蚀气体等离子体干法刻蚀，执行各向异性刻蚀。主要用于垂直向下刻蚀衬底1形成垂直侧壁(如图2虚线所示)的沟槽，刻蚀气体选择HBr、Cl2、Br2、HCl等及其组合，并可以任选地增加少量氧化性气体如O2以增加刻蚀衬底1速度和侧壁陡直度。a3、用氟基刻蚀气体等离子干法刻蚀，执行各向同性刻蚀。主要用于在硬掩膜图形2下方形成凹陷部1R以及凹陷部所夹持的衬底1<本文档来自技高网...

【技术保护点】
一种形成纳米线阵列的方法，包括：步骤1、在衬底上形成多个硬掩膜图形；步骤2、以所述多个硬掩膜图形为掩膜，对衬底执行刻蚀工艺，形成多个凹陷部和突出部；步骤3、执行氧化或氮化工艺，在多个凹陷部和突出部上形成氧化物或氮化物的保护层；步骤4、循环多次执行步骤2和步骤3，每个刻蚀周期留下的突出部形成各个纳米线；步骤5、清洗并去除多个硬掩膜图形。

【技术特征摘要】
1.一种形成纳米线阵列的方法，包括：
步骤1、在衬底上形成多个硬掩膜图形；
步骤2、以所述多个硬掩膜图形为掩膜，对衬底执行刻蚀工艺，形成
多个凹陷部和突出部；
步骤3、执行氧化或氮化工艺，在多个凹陷部和突出部上形成氧化物
或氮化物的保护层；
步骤4、循环多次执行步骤2和步骤3，每个刻蚀周期留下的突出部形
成各个纳米线；
步骤5、清洗并去除多个硬掩膜图形。
2.根据权利要求1的方法，其中，步骤2中刻蚀工艺进一步包括：
a1、去除顶面的保护层；
a2、各向异性刻蚀形成具有垂直侧壁的沟槽；
a3、各向同性刻蚀形成凹陷部和突出部。
3.根据权利要求1的方法，其中，纳米线的宽度小于突出部的宽度。
...

【专利技术属性】
技术研发人员：洪培真，徐秋霞，殷华湘，李俊峰，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11