防止集成电路中的线间多孔电介质的过早击穿制造技术

本公开涉及防止集成电路中的线间多孔电介质的过早击穿。非多孔电介质阻挡层设置在电介质区的多孔部分与集成电路的互连部分的电传导元件之间。该非多孔电介质阻挡层保护集成电路免于至少一个电介质区的由位于至少一个电介质区中的缺陷的存在所辅助的电传导而引起的击穿。

【技术实现步骤摘要】
优先权要求该申请要求2015年10月1日提交的法国专利申请No.1559337的优先权，其公开内容通过引用合并于此。
本专利技术的实施的方法和实施例涉及集成电路，尤其涉及CMOS技术工艺，并且更特别地涉及防止集成电路的互连部分(通常称作“后端制程”或BEOL部分)中的线间多孔电介质的过早击穿。
技术介绍
集成电路的互连部分传统上包括至少一个金属化层级，并且一般包括多个金属化层级，各金属化层级包括电传导线、例如诸如由铜制成的线等的金属线，从而允许了集成电路的各种部件被互连和/或被连接至集成电路的输入/输出。为完成互连，互连部分一般还包括位于金属化层级之间并且允许金属线中的某些被连接到一起的一个或多个过孔层级。在某些情况中，将两个金属线分开的线间电介质区可能过早击穿，特别是当这两个线以非常小的距离(例如等于所使用的CMOS技术节点所规定的最小距离)分开时。CMOS技术节点越先进、即最小距离越小，该效应变得越关键。
技术实现思路
专利技术人已观察到，当两个金属线之间施加的电位差的存在与电介质中的(尤其是电介质是多孔的时)湿气和/或离子污染的存在组合时，特别地观察到该过早击穿效应。专利技术人因此推断，该过早击穿效应是归因于由电介质中的缺陷(陷阱)的存在所辅助的传导机制。更确切地说，电子然后通过在电介质的带隙中的局部状态之间跃迁而传播，该状态被假定为被电离的中心(电子施主)。该效应由在电场(线之间的电位差)的施加的状态下这些中心的电离能的降低造成。该传导机制产生了以做出电介质中这样的机制的存在的一般发现的两个人命名的所谓“蒲尔-弗朗克(Poole-Frenkel)”电流。因此，尤其提出了使用被插在至少一个电介质区的多孔部分与集成电路的互连部分的两个电传导元件(例如金属线或迹线或过孔)中的至少一个之间的至少一个非多孔电介质阻挡层来解决这一过早电介质击穿的问题，以便保护该集成电路免于所述至少一个电介质区的由所述至少一个电介质中的缺陷的存在所辅助的电传导而引起的击穿。这样的解决方案此外与迄今为止的CMOS技术工艺广泛兼容，因为它要求仅几个步骤的添加并且不要求掩模的修改或添加或者集成电路的布局的修改。因此，代替解决该问题的原因、即电介质区中的湿气和/或离子污染的存在和试图抑制或者甚至减小这些原因，专利技术人认为该传导通路将最终形成在电介质中是真实的，并且替代提出了尽可能地阻塞该通路、即尽可能地防止蒲尔-弗朗克电流在由该电介质区分开的两个电传导元件之间流动的解决方案，该解决方案采用了至少一个非多孔电介质阻挡层。换言之，根据一个方面，提供了一种用于保护集成电路免于由位于将集成电路的互连部分的两个电传导元件分开的电介质区中的缺陷的存在所辅助的电传导的工艺，该工艺包括将至少一个非多孔电介质阻挡层插入所述至少一个电介质区的多孔部分与两个电传导元件中的至少一个电传导元件之间。虽然在理论上可以将该电介质阻挡层插在该电介质区的多孔部分中的任何地方，但是当电介质区包括多孔中央部分时将所述至少一个非多孔阻挡层插入该多孔中央部分与两个电传导元件中的一个电传导元件之间在技术上更简单。还优选并且从技术的角度看更容易的是将两个非多孔电介质阻挡层分别插入所述多孔中央部分与所述两个电传导元件之间。根据实施的一种方法，电介质区的多孔部分以高于或等于第一阈值的孔隙度为特征，而非多孔电介质阻挡层以低于第二阈值的孔隙度为特征。在实践中，第一阈值可以被选择成等于第二阈值，这些阈值例如设定为等于5％。换言之，电介质区的多孔部分于是包含大于或等于多孔部分的总体积的5％的孔隙(空的空间)的体积，而非多孔电介质阻挡层具有低于该阻挡层的总体积的5％的孔隙的体积。电介质区的所述多孔部分包括低介电常数材料也是有利的。低介电常数材料例如被认为是介电常数低于或等于3.5的材料。很多材料可以用于电介质区的多孔部分，例如多孔碳氧化硅(多孔SiOC)或者优选多孔氢化碳氧化硅(SiOCH)。所述至少一个非多孔电介质阻挡层优选地具有被包括在较低厚度与较高厚度之间的厚度。较低厚度是高于它时相对于电介质中的泄漏电流获得了良好的阻挡效果的可接受的厚度极限，而较高厚度是被选择成以便不会太大幅地增加包括了优选的低介电常数多孔部分和非多孔电介质阻挡层的电介质区的介电常数。通过指示的方式，用于非多孔电介质阻挡层的可接受的厚度是被包括在10nm与30nm之间的厚度。很多材料可以用于所述至少一个非多孔电介质阻挡层。例如可以使用三元氮化物或者甚至四乙基氧基硅烷或四乙氧基硅烷(TEOS氧化物)。既然如此，处于其无定形或者结晶状态的碳氮化硅(SiCN)是优选的材料，特别是因为其对于电介质区的多孔中央部分的竖直侧壁的良好的附着性。如上面指示出的，两个电传导元件可以包括所述互连部分的给定金属化层级的金属线或者甚至过孔。既然如此，因为金属迹线的长度，所以由缺陷辅助的传导通路将在线间电介质区中产生在统计学上是更可能的。根据另一方面，提供了一种集成电路，该集成电路包括互连部分，该互连部分包括拥有通过电介质区相互分开的电传导元件的至少一个金属化层级。根据该另一方面的一个一般特征，集成电路包括位于至少一个电介质区的多孔部分与由所述至少一个电介质区分开的两个电传导元件中的至少一个电传导元件之间的至少一个非多孔电介质阻挡层。根据一个实施例，所述至少一个电介质区包括多孔中央部分并且所述至少一个非多孔阻挡层位于所述多孔中央部分与电传导元件中的一个电传导元件之间。作为变型，集成电路可以包括分别位于所述多孔中央部分与所述两个电传导元件之间的两个非多孔电介质阻挡层。附图说明本专利技术的其他优点和特征将在查看实施的完全非限制性方法和实施例的详细描述和附图时变得明显，其中：图1至图8示意性地图示出实施的各种方法和实施例。具体实施方式在图1中，标记IC指定出包括在其中和在其上已产生诸如晶体管等的各种部件(为简单起见这里未示出)的半导体衬底SB的集成电路。这些部件和衬底SB的表面传统上覆盖有钝化层1，例如二氧化硅的层。各种部件与集成电路的互连(BEOL)部分通过第一电介质区2分开，该部分在这里通过标记RITX标出，第一电介质区2由本领域技术人员通常称作金属前电介质(PMD)区。互连部分RITX包括多个金属化层级和多个过孔层级。在该示例中，三个金属化层级M1、M2和M3已示出与两个过孔层级V1和V2相关联。在该示例性实施例中，两个金属迹线或线L1和L2已示出在金属化层级M1中并且两个金属迹线L3和L4在第二金属化层级M2中。在该示例中，层级M3的金属迹线和位于过孔层级V1和V2中的过孔位于集成电路中的别处并且因此在该图中未示出。过孔以及例如由铜制成的各种金属迹线被嵌入由本领域技术人员一般称作金属间电介质(IMD)的电介质材料中。这些电介质区域IMD在这里通过标记6、8和11标出。这些IMD区域6、8和11中所使用的电介质材料是多孔低介电常数材料(低k材料)。通过示例的方式，所使用的材料是具有在20％与30％之间的孔隙率和等于3的介电常数k的氢化碳氧化硅(SiOCH)。各IMD区域6、8和11被包封在处于平行于衬底的状态的两个保护层3、7、10和12之间并且意在保护金属迹线的金属免于氧化。例如可以使用碳氮本文档来自技高网...

【技术保护点】
一种用于保护集成电路免于电传导的方法，所述电传导由位于将所述集成电路的互连部分的两个电传导元件分开的电介质区中的缺陷的存在所辅助，包括：将至少一个非多孔电介质阻挡层插入所述至少一个电介质区的多孔部分与所述两个电传导元件中的至少一个电传导元件之间。

【技术特征摘要】
2015.10.01 FR 15593371.一种用于保护集成电路免于电传导的方法，所述电传导由位于将所述集成电路的互连部分的两个电传导元件分开的电介质区中的缺陷的存在所辅助，包括：将至少一个非多孔电介质阻挡层插入所述至少一个电介质区的多孔部分与所述两个电传导元件中的至少一个电传导元件之间。2.根据权利要求1所述的方法，其中所述至少一个电介质区包括多孔中央部分，并且其中插入包括将所述至少一个非多孔阻挡层插入所述多孔中央部分与所述两个电传导元件中的一个电传导元件之间。3.根据权利要求2所述的方法，其中插入包括将两个非多孔电介质阻挡层分别插入所述多孔中央部分与所述两个电传导元件之间。4.根据权利要求1所述的方法，其中所述电介质区的所述多孔部分具有高于或等于第一阈值的孔隙度并且所述非多孔电介质阻挡层具有低于第二阈值的孔隙度。5.根据权利要求4所述的方法，其中所述第一阈值等于所述第二阈值。6.根据权利要求5所述的方法，其中所述第一阈值和所述第二阈值等于5％。7.根据权利要求1所述的方法，其中所述电介质区的所述多孔部分包括低介电常数材料。8.根据权利要求7所述的方法，其中所述介电常数低于或等于3.5。9.根据权利要求1所述的方法，其中所述电介质区的所述多孔部分包含多孔氢化碳氧化硅。10.根据权利要求1所述的方法，其中所述至少一个非多孔电介质阻挡层具有被包括在10nm与30nm之间的厚度。11.根据权利要求1所述的方法，其中所述至少一个电介质阻挡层包括碳氮化硅。12.根据权利要求1所述的方法，其中所述两个电传导元件包括所述互连部分的给定金属化层级的金属线。13.根据权利要求1所述的方法，其中插入包括：在所述至少一个电介质区中形成具有侧壁和底壁的开口；和在所述侧壁上但不在所述底壁上提供所述非多孔电介质阻挡层；所述方法进一步包括用金属材料填充所述开口以形成所述电传导元件。14.一种集成电路，包括：至少一个电介质区的多孔部分；所述集成电路的互连部分的两个电传导元件；和至少一个非多孔电介质阻挡层，被插在所述至少一个电介质...

【专利技术属性】
技术研发人员：C·里韦罗，P·弗纳拉，JP·埃斯卡勒斯，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR