半导体元件制造技术

本发明专利技术提供一种半导体元件，具备：具有活性层的半导体层叠部、以及向所述活性层注入电流的电极，所述半导体层叠部包含：第1区域，其包含所述活性层的一部分，且在所述层叠方向上延伸；第2区域，其至少包含所述活性层的端部的一部分，且在所述层叠方向上延伸；以及第3区域，其包含所述第1区域与所述第2区域之间的所述活性层的一部分，且在所述层叠方向上延伸，所述第2区域的混晶度高于所述第1区域的混晶度，所述第3区域的混晶度高于所述第1区域的混晶度，且低于所述第2区域的混晶度。由此，提供可靠性高的半导体元件。

Semiconductor component

The invention provides a semiconductor device, comprising a semiconductor layer, an active layer and the injection current to the electrode active layer, the semiconductor stack contains: first region, which includes a portion of the active layer, and extending in the stacking direction; the second area, a part of the contains at least an end portion of the active layer, and extending in the stacking direction; and the third part of the region, including the active layer between the first region and the second region, and extending in the stacking direction, the second region is higher than the mixed crystal the first area of the mixed crystal, the third region of mixed grain is higher than that of the first regions of the mixed crystal, and lower than the mixed crystal degree of the second region. Thus, a high reliability semiconductor device is provided.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体元件。
技术介绍
关于半导体元件的设计，是将具有不同物性的多个半导体按每个区域进行组合从而成为具有满足期望的用途的功能的半导体元件，这是其本质之一。在元件设计中，例如带隙、折射率等物性很重要。关于这样的半导体的物性，通过改变进行层叠的半导体的材料、进行掺杂的杂质的种类、浓度、它们的组合等，能设计为期望的值。使物性变化的方法之一是半导体的混晶化。在混晶化的方法中，有通过基于RTA(RapidThermalAnneal；快速热退火)的原子空穴的扩散来使半导体混晶化的IFVD(ImpurityFreeVacancyDisordering；无杂质空穴扩散)法。该方法例如利用在半导体激光元件的制作中。在半导体激光元件中，若光输出增加，则有在端面因激光的吸收而发热的情况。在此情况下，端面因发热而熔融，有可能发生激光元件的功能停止的称为COD(CatastrophicOpticalDamage；灾变性光学损伤)的现象，从而可靠性上成问题。作为用于解决该问题的技术，公开有基于混晶化的端面透明化技术，通过该技术的采用，能使发生COD的光输出极限得以提高。基于混晶化的端面透明化技术本文档来自技高网...

【技术保护点】
一种半导体元件，具备：半导体层叠部，其具有活性层；以及电极，其向所述活性层注入电流，所述半导体元件的特征在于，所述半导体层叠部包含：第1区域，其包含所述活性层的一部分，且在所述层叠方向上延伸；第2区域，其至少包含所述活性层的端部的一部分，且在所述层叠方向上延伸；以及第3区域，其包含所述第1区域与所述第2区域之间的所述活性层的一部分，且在所述层叠方向上延伸，所述第2区域的混晶度高于所述第1区域的混晶度，所述第3区域的混晶度高于所述第1区域的混晶度，且低于所述第2区域的混晶度。

【技术特征摘要】
【国外来华专利技术】2014.08.12 JP 2014-1645841.一种半导体元件，具备：半导体层叠部，其具有活性层；以及电极，其向所述活性层注入电流，所述半导体元件的特征在于，所述半导体层叠部包含：第1区域，其包含所述活性层的一部分，且在所述层叠方向上延伸；第2区域，其至少包含所述活性层的端部的一部分，且在所述层叠方向上延伸；以及第3区域，其包含所述第1区域与所述第2区域之间的所述活性层的一部分，且在所述层叠方向上延伸，所述第2区域的混晶度高于所述第1区域的混晶度，所述第3区域的混晶度高于所述第1区域的混晶度，且低于所述第2区域的混晶度。2.根据权利要求1所述的半导体元件，其特征在于，所述半导体层叠部包含：上部杂质层，其在所述层叠方向上的最表面区域掺杂了杂质而成；以及下部杂质层，其形成得比所述上部杂质层更靠所述活性层侧，且所述杂质的浓度低于所述上部杂质层的所述杂质的浓度，至少所述第1区域以及所述第3区域的所述最表面区域具有所述上部杂质层，在所述第2区域的至少一部分，所述下部杂质层在所述半导体层叠部的最表面露出，在所述第3区域的与所述第1区域的边界处，所述下部杂质层在所述半导体层叠部的最表面露出。3.根据权利要求1或2所述的半导体元件，其特征在于，在所述第2区域附近的所述第3区域，配置有使故障模式发生的区域，对以使所述故障模式发生的区域为起点的故障模式所致的故障进行抑制。4.根据权利要求2或3所述的半导体元件，其特征在于，所述上部杂质层是掺杂了具有促进混晶化的功能的第1杂质的上部第1杂质层，所述下部杂质层是所述第1杂质的浓度低于所述上部第1杂质层的所述第1杂质的浓度的下部第1杂质层。5.根据权利要求2至4中任一项所述的半导体元件，其特征在于，所述第3区域的所述上部杂质层在所述给定的一个方向上的宽度为3μm以上。6.根据权利要求2至5中任一项所述的半导体元件，其特征在于，在所述第3区域中所述下部杂质层露出的区域在所述给定的一个方向上的宽度为2μm以上。7.根据权利要求2至6中任一项所述的半导体元件，其特征在于，所述电极与所述第1区域的所述上部杂质层相接，且与所述第3区域的所述上部杂质层分离。8.根据权利要求4至7中任一项所述的半导体元件，其特征在于，所述半导体层叠部在所述半导体层叠部的最表面与所述活性层之间包含所述第1杂质，在将所述第1区域中的所述第1杂质的含量设为C11，将所述第2区域中的所述第1杂质的含量设为C12，且将所述第3区域中的所述第1杂质的含量设为C13时，满足C12≥C13≥C11的关系。9.根据权利要求3...

【专利技术属性】
技术研发人员：谷口英广，
申请(专利权)人：古河电气工业株式会社，
类型：发明
国别省市：日本;JP