半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部；在所述鳍部的侧壁表面形成外延层，所述外延层内具有掺杂离子；在所述衬底表面形成隔离层，所述隔离层位于部分外延层表面，且所述隔离层的表面低于所述鳍部的顶部表面；去除高于所述隔离层表面的外延层；在去除高于所述隔离层表面的外延层之后，进行退火工艺，使外延层内的掺杂离子扩散入所述鳍部内，形成防穿通区。所形成的半导体结构内的缺陷减少，以所述半导体结构形成的器件性能提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构内的缺陷减少，以所述半导体结构形成的器件性能提高。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部；在所述鳍部的侧壁表面形成外延层，所述外延层内具有掺杂离子；在所述衬底表面形成隔离层，所述隔离层位于部分外延层表面，且所述隔离层的表面低于所述鳍部的顶部表面；去除高于所述隔离层表面的外延层；在去除高于所述隔离层表面的外延层之后，进行退火工艺，使外延层内的掺杂离子扩散入所述鳍部内，形成防穿通区。可选的，所述衬底包括第一区域和第二区域，所述衬底的第一区域和第二区域表面分别具有鳍部。可选的，还包括：在形成所述外延层之前，在所述衬底和鳍部表面形成第一衬垫层；去除第一区域的鳍部侧壁表面的第一衬垫层；在去除第一区域的鳍部表面的第一衬垫层之后，以所述第一衬垫层为掩膜，在第一区域的鳍部侧壁表面形成外延层；在第一区域的外延层表面、第一衬垫层表面和鳍部的顶部形成第二衬垫层；去除第二区域鳍部侧壁表面的第二衬垫层和第一衬垫层；以所述第二衬垫层为掩膜，在第二区域的鳍部侧壁表面形成外延层；在第二区域形成外延层之后，去除第一衬垫层和第二衬垫层。可选的，所述第一衬垫层的材料为氧化硅；所述第一衬垫层的形成工艺为氧化工艺。可选的，在所述第一区域的衬底和鳍部内形成第一阱区，所述第一阱区内具有第一类型离子；在所述第二区域的衬底和鳍部内形成第二阱区，所述第二阱区内具有第二类型离子。可选的，所述第一区域外延层内的掺杂离子为第一类型离子；所述第二区域外延层内的掺杂离子为第二类型离子。可选的，所述第一类型离子为P型离子，所述第二类型离子为N型离子；或者，所述第一类型离子为N型离子，所述第二类型离子为P型离子。可选的，在形成所述外延层之前，所述鳍部的顶部表面具有掩膜层；在形成所述外延层之后，去除所述掩膜层。可选的，所述外延层的形成工艺为选择性外延沉积工艺；采用原位掺杂工艺在所述外延层内掺杂所述掺杂离子。可选的，所述外延层的材料为单晶硅、多晶硅或非晶硅。可选的，所述外延层内的掺杂离子浓度为1E15atoms/cm3～1E23atoms/cm3。可选的，所述隔离层的形成步骤包括：在所述衬底和外延层表面形成隔离膜；平坦化所述隔离膜；在平坦化所述隔离膜之后，回刻蚀所述隔离膜直至暴露出鳍部顶部表面以及部分外延层表面，形成隔离层。可选的，所述隔离层的材料为氧化硅；所述隔离膜的形成工艺为流体化学气相沉积工艺。可选的，所述流体化学气相沉积工艺的温度小于或等于600℃。可选的，去除高于所述隔离层表面的外延层的工艺为湿法刻蚀工艺。可选的，所述退火工艺为快速热退火；所述退火工艺的参数包括：温度为950℃～1100℃，退火时间为5秒～20秒。可选的，所述外延层还位于鳍部周围的部分衬底表面。可选的，还包括：在所述退火工艺之后，形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分侧壁和顶部表面；在所述栅极结构两侧的鳍部内形成源区和漏区。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的形成方法中，在形成隔离层之前在鳍部侧壁表面形成所述外延层，并且在形成隔离层之后去除高于隔离层表面的外延层，即所述外延层仅位于靠近鳍部底部的侧壁表面；在退火工艺之后，所述掺杂离子向鳍部靠近底部的区域内扩散，从而能够使所形成的防穿通区位于鳍部内靠近底部到区域内。所述外延层内具有掺杂离子，通过退火工艺能够驱动所述掺杂离子向鳍部内扩散，以此形成防穿通区；通过驱动所述外延层内的掺杂离子向鳍部内扩散来形成防穿通区，能够避免鳍部表面受到离子注入工艺的损伤，以此减少鳍部内的缺陷，有利于减少鳍部内的漏电流，使所形成的鳍式场效应晶体管的性能改善。进一步，所述外延层的形成工艺为选择性外延沉积工艺，并采用原位掺杂工艺在所述外延层内掺杂所述掺杂离子。采用选择性外延沉积工艺形成的外延层中，能够掺杂的掺杂离子的浓度范围较大，所述浓度范围在所述外延层内的掺杂离子浓度为1E15atoms/cm3～1E23atoms/cm3之间，使得所形成的防穿通区内的掺杂离子的浓度可调可控，以适应不同的器件或工艺制程。而且，采用选择性外延沉积工艺形成的外延层厚度较薄，更易于驱动掺杂离子向鳍部内扩散，能够使所形成的防穿通区内的掺杂离子分布更均匀。进一步，采用选择性外延沉积工艺形成的外延层材料单晶硅、多晶硅或非晶硅，当所述掺杂离子浓度越高时，所述外延层材料为非晶硅，当所述外延层内的掺杂离子浓度越低时，所述外延层材料为单晶硅。附图说明图1至图11是本专利技术实施例的半导体结构的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所述，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。经过研究发现，由于鳍式场效应晶体管的源区和漏区形成于鳍部内，而随着鳍部尺寸不断缩小，所述源区和漏区内的掺杂离子在横向或纵向上均会发生扩散，所述掺杂离子更易向鳍部的底部区域扩散，且使得源区和漏区在鳍部的底部区域发生短接，从而容易在所述鳍部的底部区域引起穿通现象(punchthrough)，使得鳍部的底部区域容易产生漏电流。为了克服所述底部穿通现象，一种方法是在鳍部内进行防穿通注入，在所述源区和漏区底部之间的区域内注入反型离子，以隔离源区和漏区底部。然而，由于源区和漏区底部到鳍部顶部的距离较大，则所述防穿通注入的深度也较大，使得所述防穿通注入容易对鳍部表面和内部造成注入损伤，尤其是在靠近鳍部顶部的区域内会产生大量损伤缺陷。所述缺陷会在鳍部内形成电荷陷阱，造成鳍部内的漏电流增加，则所形成的鳍式场效应晶体管的性能降低。为了解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部；在所述鳍部的侧壁表面形成外延层，所述外延层内具有掺杂离子；在所述衬底表面形成隔离层，所述隔离层位于部分外延层表面，且所述隔离层的表面低于所述鳍部的顶部表面；去除高于所述隔离层表面的外延层；在去除高于所述隔离层表面的外延层之后，进行退火工艺，使外延层内的掺杂离子扩散入所述鳍部内，形成防穿通区。其中，在形成隔离层之前在鳍部侧壁表面形成所述本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有鳍部；在所述鳍部的侧壁表面形成外延层，所述外延层内具有掺杂离子；在所述衬底表面形成隔离层，所述隔离层位于部分外延层表面，且所述隔离层的表面低于所述鳍部的顶部表面；去除高于所述隔离层表面的外延层；在去除高于所述隔离层表面的外延层之后，进行退火工艺，使外延层内的掺杂离子扩散入所述鳍部内，形成防穿通区。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有鳍部；在所述鳍部的侧壁表面形成外延层，所述外延层内具有掺杂离子；在所述衬底表面形成隔离层，所述隔离层位于部分外延层表面，且所述隔离层的表面低于所述鳍部的顶部表面；去除高于所述隔离层表面的外延层；在去除高于所述隔离层表面的外延层之后，进行退火工艺，使外延层内的掺杂离子扩散入所述鳍部内，形成防穿通区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括第一区域和第二区域，所述衬底的第一区域和第二区域表面分别具有鳍部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在形成所述外延层之前，在所述衬底和鳍部表面形成第一衬垫层；去除第一区域的鳍部侧壁表面的第一衬垫层；在去除第一区域的鳍部表面的第一衬垫层之后，以所述第一衬垫层为掩膜，在第一区域的鳍部侧壁表面形成外延层；在第一区域的外延层表面、第一衬垫层表面和鳍部的顶部形成第二衬垫层；去除第二区域鳍部侧壁表面的第二衬垫层和第一衬垫层；以所述第二衬垫层为掩膜，在第二区域的鳍部侧壁表面形成外延层；在第二区域形成外延层之后，去除第一衬垫层和第二衬垫层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一衬垫层的材料为氧化硅；所述第一衬垫层的形成工艺为氧化工艺。5.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一区域的衬底和鳍部内形成第一阱区，所述第一阱区内具有第一类型离子；在所述第二区域的衬底和鳍部内形成第二阱区，所述第二阱区内具有第二类型离子。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一区域外延层内的掺杂离子为第一类型离子；所述第二区域外延层内的掺杂离子为第二类型离子。7.如权利要求5或6所述的半导体结构的形成方法，其特征在于，所述第一类型离子为P型离子，所述第二类型离子为N型离子；或者，所述第一类型离子为N型离...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31