使用单一探针测试芯片的多个连接垫的测试装置及方法制造方法及图纸

本发明专利技术公开了一种使用单一探针测试芯片的多个连接垫的测试装置，该测试装置包含一测试电路、多个短路元件以及多个测试探针。该测试电路用来产生一控制信号至至少一芯片，使该至少一芯片产生多个测试信号。该多个短路元件形成于该至少一芯片周围的切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。该多个测试探针耦接于该多个短路元件及该测试电路，用来通过该多个短路元件，从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。

【技术实现步骤摘要】

本专利技术涉及一种测试装置及测试方法，尤其涉及一种在切割道上短路多个连接垫，以使用单一探针测试芯片的多个连接垫的测试装置及测试方法。
技术介绍
现今半导体工艺已发展成熟，且半导体工艺的卓越技术使集成电路的应用越来越广泛，民众所使用的电子产品大多数都使用集成电路芯片做为核心元件，而用于控制电子产品。半导体工艺过程的演进越来越精密，因此现今发展出许多种测试设备及测试方式，以针对集成电路芯片进行测试，例如：集成电路芯片的连接垫测试(PADtest)，其是针对集成电路芯片中用于打线(wire-bonding)或金凸块(goldbump)的连接垫进行测试，以避免连接垫无法运作的集成电路芯片进行封装出货，进而防止瑕疵品流于市面上。图1为一晶圆(wafer)1的示意图。晶圆1包含多个芯片(die)10，其中芯片10的周围形成有切割道(Scribeline)12。当晶圆1制作完成后随即进行连接垫测试。接着，晶圆1进行封装及分割工艺过程，将用于包覆芯片10的封装胶体形成于其上，同时沿着切割道12切割以将各芯片10分割，以准备包装出货。然而，随着半导体工艺过程越来越精密的情况下，连接垫的数量也有增加的趋势，为了在固定面积下的晶圆增设集成电路芯片，进而提高生产效率，所以连接垫的尺寸也对应缩小且越来越密集。再者，由于现有测试装置(例如，探针卡(probecard))的测试探针数量必须相等于单一集成电路芯片的所有连接垫数量，因此现有测试装置的测试探针数量必须相对增加，且分布也更为密集，以分别对应连接垫的位置，所以测试装置的电路设计也会更加复杂，而造成测试装置的制作难度上升。此外，测试探针分布的密集度增加(例如，探针之间的距离(pitch)太近)会导致测试装置的成本随之增加，且使用寿命也较短。因此，如何针对上述问题而提出一种用于测试连接垫的测试装置，以改善现有连接垫测试的缺点，并提升连接垫测试的可靠度，实为业界的重要课题之一。
技术实现思路
因此，本专利技术的主要目的在于提供一种在切割道上短路多个连接垫，以使用单一探针测试芯片的多个连接垫的测试装置及测试方法。本专利技术公开一种测试装置，用于测试一晶圆上的一芯片，其中该至少一芯片周围形成有切割道。该测试装置包含有一测试电路、多个短路元件以及多个测试探针。该测试电路耦接于该至少一芯片，用来产生一第一控制信号至该至少一芯片，使该至少一芯片产生多个测试信号。该多个短路元件形成于该切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。该多个测试探针耦接于该多个短路元件及该测试电路，用来通过该多个短路元件从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。本专利技术另公开一种测试方法，用于测试一晶圆上的一芯片，其中该至少一芯片周围形成有切割道。该测试方法包含有产生一第一控制信号至该至少一芯片，使该至少一芯片产生一多个测试信号；于该切割道上形成多个短路元件，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫；通过该多个短路元件从该待测连接垫接收该多个测试信号；以及根据该多个测试信号产生一测试结果。附图说明图1为一晶圆的示意图。图2为本专利技术实施例一测试装置的示意图。图3为本专利技术实施例另一测试装置的局部示意图。图4为本专利技术实施例另一测试装置的局部示意图。图5绘示执行切割工艺过程后的芯片。图6为本专利技术实施例用于测试芯片的连接垫的流程图。其中，附图标记说明如下：10芯片11信号处理电路12切割道20、30、40测试装置21测试电路22、32、43短路元件23、33、42测试探针P1～PM连接垫T1～TN测试信号CT1、CT2控制信号T_rst测试结果60流程600～606步骤具体实施方式图2为本专利技术实施例一测试装置20的示意图。测试装置20可为一探针卡(Probecard)，用于测试图1的晶圆1的芯片10。测试装置20包含有一测试电路21、多个短路元件22以及多个测试探针23。测试电路21耦接于芯片10，用来产生一控制信号CT至芯片10，使芯片10产生测试信号T1～TN。短路元件22形成于切割道12中，用来短路芯片10的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。为便于说明，在本实施例中，短路元件22短路二连接垫P1及P2，并假设待测连接垫为P1，而非待测连接垫为P2。测试探针23耦接于短路元件22及测试电路21，用来通过短路元件22从待测连接垫P1接收测试信号T1～TN，使测试电路20根据测试信号T1～TN产生一测试结果T_rst。如此一来，操作人员可根据测试结果T_rst，判断芯片10是否正常操作，以进行后续分割工艺过程及封装出货。请注意，芯片10的电路设计通常内建有多个开关(或切换元件、可调阻抗电路等)以及一信号处理电路11，因此可通过信号处理电路11执行相关功能的运算，并通过信号处理电路11控制多个开关，进而达成所需的信号输出与输入。据此，本专利技术利用上述芯片10的功能来协助测试装置20进行测试。具体而言，信号处理电路11耦接于测试电路21，用来根据控制信号CT1，产生一控制信号CT2以及测试信号T1～TN。多个开关分别耦接于多个连接垫及信号处理电路11，用来根据控制信号CT2，连接待测连接垫与信号处理电路11的连结，以及断开非待测连接垫与信号处理电路11的连结，以通过待测连接垫输出测试信号T1～TN。以输出测试信号T1为例，当控制信号CT1指示待测连接垫为P1且非待测连接垫为P2时，信号处理电路11产生控制信号CT2至对应连接垫P1及P2的多个开关，连接待测连接垫P1与信号处理电路11的连结，以及断开非待测连接垫P2与信号处理电路11的连结。反之，当控制信号CT1指示待测连接垫为P2且非待测连接垫为P1时，信号处理电路11产生控制信号CT2至对应连接垫P1及P2的多个开关，连接待测连接垫P2与信号处理电路11的连结，以及断开非待测连接垫P1与信号处理电路11的连结。如此一来，测试装置20可使用单一测试探针23来测试二个连接垫，如此即可减少测试芯片10所需的探针数量。图3为本专利技术实施例一测试装置30的局部示意图。测试装置30包含测试探针33以及形成于切割道12上的多个短路元件32，每一短路元件32用来同时短路四个连接垫P1、P2、P3及P4。测试装置30可输出控制信号CT1来指示四个连接垫P1、P2、P3及P4中的一者为待测连接垫以及其余三者为非待测连接垫。例如，若连接垫P2为待测连接垫，则连接垫P1、P3及P4为非待测连接垫。接着，芯片10可控制对应连接垫P1、P2、P3及P4的多个开关，连接待测连接垫P2与信号处理电路11(未绘示)的连结，以及断开非待测连接垫P1、P3及P4与信号处理电路11的连结。以此类推，测试装置30可使用单一测试探针33来测试四个连接垫，如此即可减少测试芯片10所需的探针数量。图4为本专利技术实施例一测试装置40的局部示意图。测试装置40包含测试探针43以及形成于切割道12上的多个短路元件42，每一短路元件42用来同时短路M个连接垫P1～PM。测试装置40可输出控制信号CT1来指示M个连接垫P1～PM本文档来自技高网...

【技术保护点】
一种测试装置，用于测试一晶圆上的至少一芯片，其中该至少一芯片周围形成有切割道，该测试装置包含有：一测试电路，耦接于该至少一芯片，用来产生一第一控制信号至该至少一芯片，使该至少一芯片产生多个测试信号；多个短路元件，形成于该切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫；以及多个测试探针，耦接于该多个短路元件及该测试电路，用来通过该多个短路元件从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。

【技术特征摘要】
2015.09.10 US 62/217,0091.一种测试装置，用于测试一晶圆上的至少一芯片，其中该至少一芯片周围形成有切割道，该测试装置包含有：一测试电路，耦接于该至少一芯片，用来产生一第一控制信号至该至少一芯片，使该至少一芯片产生多个测试信号；多个短路元件，形成于该切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫；以及多个测试探针，耦接于该多个短路元件及该测试电路，用来通过该多个短路元件从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。2.如权利要求1所述的测试装置，其特征在于，该至少一芯片包含有：一信号处理电路，耦接于该测试电路，用来根据该第一控制信号，产生一第二控制信号以及该多个测试信号；以及多个开关，耦接于该多个连接垫及该信号处理电路，用来根据该第二控制信号，连接该待测连接垫与该信号处理电路的连结以及断开该至少一非待测连接垫与该信号处理电路的连结，以通过该待测连接垫输出该多个测试信号。3.如权利要求1所述的测试装置，其特征在于，该测试装置包含N个测试探针，该短路元件用来短路M个连接垫，且该至少一芯片包含(N*M)个连接垫。4.如权利要求3所述的测试装置，其中该M个连接垫实质上包含二至八个连接垫。5.如权利要求1所述的测试装置，其...

【专利技术属性】
技术研发人员：赖鸿尉，李宗润，
申请(专利权)人：新特系统股份有限公司，
类型：发明
国别省市：中国台湾;71